高速ADC

高速ADC簡(jiǎn)介

　　隨著計(jì)算機(jī)技術(shù)、通信技術(shù)和微電子技術(shù)的高速發(fā)展，大大促進(jìn)了ADC技術(shù)的發(fā)展，ADC作為模擬量與數(shù)據(jù)量接口的關(guān)鍵部件，廣泛應(yīng)用于各領(lǐng)域，在信息技術(shù)中起著重要作用。ADC同計(jì)算機(jī)一樣，經(jīng)歷了低速到高速的發(fā)展過程。ADC的低速（轉(zhuǎn)換時(shí)間大于300uS ）結(jié)構(gòu)有積分型、斜坡型、跟蹤型;ADC的中速（轉(zhuǎn)換時(shí)間在1uS-300uS ）結(jié)構(gòu)有逐次逼近型;ADC的高速（轉(zhuǎn)換時(shí)間小于于1uS）結(jié)構(gòu)有閃爍型、分區(qū)式以及高分辨率結(jié)構(gòu)的∑-△型。這些不同的結(jié)構(gòu)滿足了實(shí)際應(yīng)用的廣泛性和多樣性的需求，其中高速ADC已成為決定諸如雷達(dá)、通信、電子對(duì)抗、航天航空、導(dǎo)彈、測(cè)控、地展、醫(yī)療、儀器儀表、圖象、高性能控制器及數(shù)字通信系統(tǒng)等現(xiàn)代化電子設(shè)備性能的重要環(huán)節(jié)。

高速ADC百科

　　隨著計(jì)算機(jī)技術(shù)、通信技術(shù)和微電子技術(shù)的高速發(fā)展，大大促進(jìn)了ADC技術(shù)的發(fā)展，ADC作為模擬量與數(shù)據(jù)量接口的關(guān)鍵部件，廣泛應(yīng)用于各領(lǐng)域，在信息技術(shù)中起著重要作用。ADC同計(jì)算機(jī)一樣，經(jīng)歷了低速到高速的發(fā)展過程。ADC的低速（轉(zhuǎn)換時(shí)間大于300uS ）結(jié)構(gòu)有積分型、斜坡型、跟蹤型;ADC的中速（轉(zhuǎn)換時(shí)間在1uS-300uS ）結(jié)構(gòu)有逐次逼近型;ADC的高速（轉(zhuǎn)換時(shí)間小于于1uS）結(jié)構(gòu)有閃爍型、分區(qū)式以及高分辨率結(jié)構(gòu)的∑-△型。這些不同的結(jié)構(gòu)滿足了實(shí)際應(yīng)用的廣泛性和多樣性的需求，其中高速ADC已成為決定諸如雷達(dá)、通信、電子對(duì)抗、航天航空、導(dǎo)彈、測(cè)控、地展、醫(yī)療、儀器儀表、圖象、高性能控制器及數(shù)字通信系統(tǒng)等現(xiàn)代化電子設(shè)備性能的重要環(huán)節(jié)。

　　基本原理：

　　目前的高速ADC主要采用了以下兩種結(jié)構(gòu)形式。一種是全并行結(jié)構(gòu)，也叫Flash結(jié)構(gòu)。這種結(jié)構(gòu)的ADC至少有2“-1個(gè)比較器，例如，一個(gè)八位ADC就至少有255個(gè)比較器。當(dāng)ADC分辨率增加時(shí)，不僅電路體積龐大，而且功耗猛增，也易出現(xiàn)“火花碼’，，因而一般用于分辨率較低的ADC，如六位、八位ADC.另一 種 結(jié) 構(gòu)形式稱為分區(qū)式結(jié)構(gòu)或折疊式結(jié)構(gòu)，如兩步法、多步法。其電路結(jié)構(gòu)主要包含了S/H（或T/H）放大器、Flash A/D轉(zhuǎn)換器、時(shí)標(biāo)電路及數(shù)字誤差校正電路等。分區(qū)式結(jié)構(gòu)ADC克服了純Flash結(jié)構(gòu)ADC隨著分辨率增加，電路體積龐大、功耗猛增的缺點(diǎn)但又帶來另一個(gè)問題，即差分放大器和其中與第二次轉(zhuǎn)換處理輸入電壓有關(guān)的電路引入的誤差，這些誤差將超過轉(zhuǎn)換器允許的誤差，因此必須引入數(shù)字誤差校正。

　　當(dāng)前又有一種叫作“流水線”的結(jié)構(gòu)，它也是基于Flash結(jié)構(gòu)的多步轉(zhuǎn)換結(jié)構(gòu)（分區(qū)式），它是SAR和Flash兩種相結(jié)合的一種結(jié)構(gòu)。這種結(jié)構(gòu)實(shí)際上是犧牲ADC的速度來?yè)Q取精度，因此適于較高精度的高速ADC.

　　怎樣挑選一個(gè)高速ADC

　　高速ADC的性能特性對(duì)整個(gè)信號(hào)處理鏈路的設(shè)計(jì)影響巨大。系統(tǒng)設(shè)計(jì)師在考慮ADC對(duì)基帶影響的同時(shí)，還必須考慮對(duì)射頻（RF）和數(shù)字電路系統(tǒng)的影響。由于ADC位于模擬和數(shù)字區(qū)域之間，評(píng)價(jià)和選擇的責(zé)任常常落在系統(tǒng)設(shè)計(jì)師身上，而系統(tǒng)設(shè)計(jì)師并不都是ADC專家。

　　還有一些重要因素用戶在最初選擇高性能ADC時(shí)常常忽視。他們可能要等到最初設(shè)計(jì)樣機(jī)將要完成時(shí)才能知道所有系統(tǒng)級(jí)結(jié)果，而此時(shí)已不太可能再選擇另外的ADC。

　　影響很多無線通信系統(tǒng)的重要因素之一就是低輸入信號(hào)電平時(shí)的失真度。大多數(shù)無線傳輸?shù)竭_(dá)ADC的信號(hào)電平遠(yuǎn)低于滿標(biāo)度輸入范圍。為確保多路傳輸信號(hào)的功率同時(shí)匯集到ADC輸入時(shí)不發(fā)生壓縮，信號(hào)鏈路的前端增益被設(shè)計(jì)成稍微低于ADC的滿標(biāo)度范圍。然而，幾乎所有高速ADC都保證其SFDR性能在輸入電平從滿標(biāo)度的 -1dB。此外，大多數(shù)數(shù)據(jù)表都有寬輸入幅度范圍內(nèi)典型的SFDR圖。用戶應(yīng)該仔細(xì)觀察該曲線，核實(shí)運(yùn)行是否穩(wěn)定和是否可預(yù)知。低輸入幅度上存在任何大步進(jìn)或鋸齒特性都表明ADC轉(zhuǎn)移函數(shù)中的系統(tǒng)非線性。由于轉(zhuǎn)移函數(shù)線性度和低輸入電平失真密切相關(guān)，對(duì)最大積分非線性（INL）有嚴(yán)格保證的ADC在低輸入幅度上一般會(huì)有更穩(wěn)定的失真性能。

　　選擇對(duì)INL、差分非線性（DNL）、SNR和SFDR等所有關(guān)鍵性能規(guī)格具保證最小或最大值限制的ADC是非常重要。這些規(guī)格在應(yīng)用的整個(gè)工作溫度范圍內(nèi)應(yīng)該得到保證。用戶特別需要留意這些關(guān)鍵參數(shù)是否僅在小溫度范圍內(nèi)或室溫下才能保證。高速ADC內(nèi)部的精確運(yùn)算放大器和快速比較器如果設(shè)計(jì)得不夠堅(jiān)固，它們?cè)跍囟茸兓瘯r(shí)可能會(huì)發(fā)生很大的變化。選擇沒有寬溫度范圍內(nèi)保證限制的ADC會(huì)給設(shè)計(jì)帶來不必要的風(fēng)險(xiǎn)。

　　解決方案的尺寸要求也很關(guān)鍵，因?yàn)槎际谢驹O(shè)計(jì)的PCB面積非常有限。由于使用QFN等小型扁平IC封裝縮減小了ADC本身的面積，總體解決方案面積實(shí)際上可能大得多。仔細(xì)察看所推薦的電路會(huì)發(fā)現(xiàn)很多高速ADC都需要大量電容值很大的電容器（如10μF），這些電容器比ADC占用的PCB面積大得多。由于存在封裝連接線寄生電感，很多高速ADC需要此類大外部電容器旁路電源和內(nèi)部基準(zhǔn)電路系統(tǒng)。要在最終產(chǎn)品中實(shí)現(xiàn)小體積，就要求ADC不僅采用小型封裝，而且還要使這些大的外部旁路電容器尺寸和數(shù)量最小化。

　　技術(shù)趨勢(shì)

　　除了新穎的電路設(shè)計(jì)技術(shù)，工藝的進(jìn)步在低功率高速ADC的開發(fā)中同樣重要。特別值得一提的是，由于數(shù)字技術(shù)最初的驅(qū)使，硅技術(shù)工藝不斷調(diào)整，采用CMOS工藝制造的ADC也因此受益匪淺。

　　就模擬電路設(shè)計(jì)而言，CMOS工藝調(diào)整的關(guān)鍵優(yōu)勢(shì)在于更低的功率和更高的速度運(yùn)作。與僅消耗動(dòng)態(tài)功率的傳統(tǒng)數(shù)字CMOS電路不同，ADC消耗的大部分功率都是靜態(tài)電流用來偏置放大器和比較器等模擬電路引起的。對(duì)給定的模擬偏置電流，更短的通道長(zhǎng)度（L）工藝為晶體管提供更高的跨導(dǎo)（gm），這是器件性能的一個(gè)關(guān)鍵衡量指標(biāo)。更小的晶體管尺寸也使器件的寄生電容更小。在高速ADC的每一種流水線級(jí)上，精確運(yùn)算放大器等關(guān)鍵電路的模擬穩(wěn)定速度極大程度上由晶體管gm決定。因此，在給定總偏置電流情況下，縮短L會(huì)使工作速度更快。另一個(gè)好處是，電源電壓通常隨著L縮短而降低，因此即使模擬偏置電流保持不變，總體功耗也會(huì)降低。通過工藝精細(xì)程度的調(diào)整，ADC設(shè)計(jì)師可以靈活地在給定功率級(jí)別上提高速度或在給定速度時(shí)降低功率。

　　然而，模擬電路的工藝調(diào)整存在一個(gè)嚴(yán)重的缺點(diǎn)。由于降低了電源電壓，ADC的滿標(biāo)度輸入范圍也必須降低，以便為運(yùn)算放大器等模擬電路系統(tǒng)提供足夠的電壓空間。更小的輸入范圍導(dǎo)致更低的信號(hào)功率，SNR會(huì)隨著工藝調(diào)整而下降。低功率、高性能設(shè)計(jì)方案的挑戰(zhàn)還在于降低ADC產(chǎn)生的噪聲，以保持足夠的信噪比。

　　凌力爾特低功率高性能ADC介紹

　　很明顯，低功率、高性能是市場(chǎng)上用戶的主要要求。為滿足市場(chǎng)需求，凌特公司新近推出了幾個(gè)高速ADC系列。

　　LTC2224/2222/2223是引腳兼容的3.3V 12位135/105/80Msps ADC，并為欠采樣而優(yōu)化。LTC2224系列在輸入頻率高達(dá)140MHz時(shí)具有超過67.5dB的SNR和80dB的SFDR，而在135Msps時(shí)僅消耗630mW功率。該高度優(yōu)化的跟蹤與保持設(shè)計(jì)對(duì)高達(dá)400MHz的輸入頻率持續(xù)保持超過65dB的SNR和75dB的SFDR，在低功率時(shí)具有極佳的欠采樣性能。圖2概括了LTC2224的高頻性能。即使是那些消耗功率高得多的器件也極少在高輸入頻率時(shí)具有如此的欠采樣性能。如圖3所示，就12位ADC而言，該ADC轉(zhuǎn)移函數(shù)的線性度也很高，可與很多14位器件媲美。如同干凈的轉(zhuǎn)移函數(shù)預(yù)料，小輸入幅度時(shí)的失真性能也相當(dāng)穩(wěn)定。LTC2224系列非常適合要求低功率和卓越欠采樣性能的WCDMA PA線性化應(yīng)用。

　　圖2

　　國(guó)產(chǎn)高速ADC/DAC怎么樣

　　求教國(guó)內(nèi)現(xiàn)在有量產(chǎn)的高速ADC（500Msps以上）和DAC（1Gsps以上）嗎？沒有量產(chǎn)的話哪幾家研究所或科研機(jī)構(gòu)有能力流片？

　　查到昆騰微電子和瑞豐電子有量產(chǎn)，但貌似是翻版的。有微電子所得同學(xué)了解情況嗎？

　　看你用什么工藝，SiGe BiCMOS比較容易達(dá)到，國(guó)外量產(chǎn)的如ADI、TI的數(shù)據(jù)轉(zhuǎn)換芯片上Gs/s的基本就是用該工藝。學(xué)術(shù)研究除外（學(xué)術(shù)上可以做到40Gs/s了）

　　另外AD/DA指標(biāo)不是Foundry定的，看你用什么架構(gòu)，可以做多高。

　　如果是自己設(shè)計(jì)的話，能做的地方挺多的，如smic、tmsc等，可以去官網(wǎng)查一下提供的工藝。

　　如果是找別人設(shè)計(jì)的話，或者做研究，研究所如無錫的58所、石家莊的13所、微電子所、重慶的24所等等都可以。

　　最后，不量產(chǎn)就走M(jìn)PW，比較便宜。

　　總之，這些都要自己去聯(lián)系，官網(wǎng)會(huì)給出代理商或所內(nèi)的聯(lián)系方式。