fir

基于FPGA實(shí)現(xiàn)FIR數(shù)字濾波器

在數(shù)字信號(hào)處理系統(tǒng)中，有限脈沖響應(yīng)(finite impulse response，F(xiàn)IR)數(shù)字濾波器是一個(gè)非常重要的基本單元。近年來(lái)，由于FPGA具有...

2024-11-05 標(biāo)簽：FPGA數(shù)字濾波器FIR 134 0

FIR頻域重疊相加法

傳感器和信號(hào)處理僅一線之隔，信號(hào)的前后端合理搭配，是我們更準(zhǔn)確地感知這個(gè)世界的一種基本態(tài)度和方式。

2024-09-09 標(biāo)簽：傳感器FIR頻域 340 0

FIR連續(xù)采樣分段卷積時(shí)域重疊相加法

在上一個(gè)文檔里，我們提到了FIR系統(tǒng)在時(shí)域的分段卷積中使用“重疊保留(Overlap-Save)”的處理方式，這里我們續(xù)集，說(shuō)明一下“重疊相加(Over...

2024-06-14 標(biāo)簽：數(shù)字濾波器FIR信號(hào) 924 0

如何在ADI DSP中設(shè)計(jì)一個(gè)合理的混響(下)

在上篇文章中，我們提及了混響的類型和基本實(shí)現(xiàn)原理。目前做一個(gè)專業(yè)級(jí)混響需要設(shè)置許多參數(shù)，有些參數(shù)是必備的，而有些是在特定需求下慢慢增加起來(lái)的。

2024-03-06 標(biāo)簽：dsp低通濾波器FIR 1213 0

使用Moku自定義實(shí)時(shí)數(shù)字濾波器實(shí)現(xiàn)降噪與去尖峰

在本應(yīng)用筆記中，我們利用Moku云編譯和多儀器模式來(lái)解釋常用移動(dòng)平均濾波器的開發(fā)。我們使用示波器和頻率響應(yīng)分析儀來(lái)檢測(cè)有限脈沖響應(yīng)(FIR)濾波器。然后...

2024-01-04 標(biāo)簽：示波器數(shù)字濾波器FIR 593 0

數(shù)字濾波器的設(shè)計(jì)和實(shí)現(xiàn)

濾波器設(shè)計(jì)是一個(gè)創(chuàng)建滿足指定濾波要求的濾波器參數(shù)的過(guò)程。濾波器的實(shí)現(xiàn)包括濾波器結(jié)構(gòu)選擇和濾波器參數(shù)計(jì)算。只有完成濾波器的設(shè)計(jì)和實(shí)現(xiàn)，才能最終完成數(shù)據(jù)的濾波。

2023-10-31 標(biāo)簽：濾波器數(shù)字濾波器FIR 1433 0

手把手用Verilog實(shí)現(xiàn)FIR濾波器

首先需要把FIR最基本的結(jié)構(gòu)實(shí)現(xiàn)，也就是每個(gè)FIR抽頭的數(shù)據(jù)與其抽頭系數(shù)相乘這個(gè)操作。由頂層文件對(duì)這個(gè)基本模塊進(jìn)行多次調(diào)用。

2023-06-19 標(biāo)簽：轉(zhuǎn)換器FPGA設(shè)計(jì)FIR 3380 0

FIR及IIR濾波器的FPGA設(shè)計(jì)實(shí)現(xiàn)方案

這種方法是通過(guò)將模擬濾波器頻率特性H(s)反拉氏變換為h(t)，再將h(t)等間隔抽樣成h(n)后，對(duì)h(n)取Z變換求得H(z)，即得到了數(shù)字濾波器的...

2023-06-15 標(biāo)簽：FPGA設(shè)計(jì)數(shù)字濾波器FIR 2053 0

FPGA的數(shù)字信號(hào)處理：Verilog實(shí)現(xiàn)簡(jiǎn)單的FIR濾波器

該項(xiàng)目介紹了如何使用 Verilog 實(shí)現(xiàn)具有預(yù)生成系數(shù)的簡(jiǎn)單 FIR 濾波器。

2023-06-07 標(biāo)簽：fpga濾波器數(shù)字信號(hào)處理 3517 0

使用VCS觀察Verilog二維數(shù)組仿真值的方法

FIR設(shè)計(jì)過(guò)程中，不可避免使用到reg/wire的二維數(shù)組；

2023-06-06 標(biāo)簽：FIRVerilogVCS 3237 0

如何把50Hz工頻干擾定點(diǎn)清除

如果單純依靠模擬電路，是不可能將50Hz干擾徹底抑制掉的，所以這時(shí)候就體現(xiàn)出數(shù)字信號(hào)處理的優(yōu)越性了。

2023-06-02 標(biāo)簽：模擬電路濾波器FIR 9774 0

FIR濾波器代碼及仿真設(shè)計(jì)

上文 FPGA數(shù)字信號(hào)處理之濾波器2_使用dsp48e1的fir濾波器設(shè)計(jì)完成了結(jié)構(gòu)設(shè)計(jì)。

2023-06-02 標(biāo)簽：fpga濾波器FIR 1527 0

基于DSP48E1的FIR濾波器設(shè)計(jì)

在數(shù)字信號(hào)處理中為了保證時(shí)延穩(wěn)定性以及節(jié)省乘法器，通常使用對(duì)稱系數(shù)的濾波器。

2023-06-02 標(biāo)簽：濾波器數(shù)字信號(hào)處理FIR 1455 0

濾波器介紹及系數(shù)設(shè)計(jì)

在數(shù)字信號(hào)處理領(lǐng)域中，數(shù)字濾波器占有非常重要的地位。根據(jù)其計(jì)算方式可以分為FIR(有限脈沖響應(yīng))濾波器，和IIR(無(wú)限脈沖響應(yīng))濾波器兩種。

2023-06-02 標(biāo)簽：濾波器數(shù)字濾波器數(shù)字信號(hào)處理 7579 0

Verilog并行FIR濾波器設(shè)計(jì)

FIR（Finite Impulse Response）濾波器是一種有限長(zhǎng)單位沖激響應(yīng)濾波器，又稱為非遞歸型濾波器。

2023-06-01 標(biāo)簽：濾波器寄存器FIR 1133 0

介紹一下FIR濾波器的使用

在信號(hào)的實(shí)時(shí)處理中，濾波是十分必要的，因?yàn)樾盘?hào)中難免會(huì)由于各種原因混入噪聲，干擾我們對(duì)信號(hào)進(jìn)行分析。

2023-05-26 標(biāo)簽：濾波器低通濾波器FIR 6760 0