電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。

• 可編程邏輯器件CPLD的變化：從PAL到PLD

  除了LAB，CPLD中的其他結(jié)構(gòu)與PAL和PLD相似，但配置更高級(jí)。LAB之間的互連被稱為可編程互連陣列，即PI或者PIA。PI與PAL和PLD中的可編程陣列相似，使用了相同的編程技術(shù)。而PI提供了LAB之間以及LAB和I/O引腳之間數(shù)據(jù)傳送需要的所有走線。...

  4550次閱讀 · 0評(píng)論 cpldpalpld可編程邏輯
  

• CPLD的優(yōu)勢(shì) FPGA的產(chǎn)生

  FPGA LAB和CPLD的LAB設(shè)計(jì)不同。CPLD LAB由宏單元構(gòu)成，包括自己的本地可編程陣列，而FPGA LAB由大量的邏輯模塊構(gòu)成，這些模塊被稱為邏輯單元，即LE，而且本地互連和邏輯分開。LE看起來可能和CPLD宏單元相似，但更容易配置，有更豐富的特性來提高性能，減少邏輯資源的浪費(fèi)。...

  2094次閱讀 · 0評(píng)論 fpgacpld
  

• 5大步驟完成FPGA的設(shè)計(jì) 可編程邏輯器件PAL介紹

  將邏輯門和輸出寄存器固定為通用邏輯后，選擇使用邏輯輸入及其互補(bǔ)邏輯，就可以建立任何邏輯功能。PAL主要由圖1.5中的三部分構(gòu)成，多次復(fù)制這三部分就可以形成復(fù)雜PAL器件。這里顯示的可編程陣列是所選擇的輸入，將其連接到需要的與門。在輸入和進(jìn)入與門的線之間進(jìn)行連接，可實(shí)現(xiàn)線與操作。與門輸出構(gòu)成乘積項(xiàng)。乘...

  4953次閱讀 · 0評(píng)論 fpgapal可編程邏輯
  

• 可編程邏輯實(shí)現(xiàn)數(shù)據(jù)中心互連

  數(shù)據(jù)中心正在經(jīng)歷顯著增長(zhǎng)，并通過使用 DCI 這樣的技術(shù)使之間的互連變得越來越緊密。DCI 互連盒可提供互連功能與數(shù)據(jù)事務(wù)處理的安全保護(hù)功能，同時(shí)還可在 DCI 與數(shù)據(jù)中心功能與標(biāo)準(zhǔn)演進(jìn)發(fā)展的同時(shí)支持路徑升級(jí)。...

  898次閱讀 · 0評(píng)論 數(shù)據(jù)中心可編程邏輯
  

• 展望未來，把在ASIC世界更嚴(yán)格的工藝整合到FPGA

  FPGA器件系列現(xiàn)在包括了從基本的可編程邏輯到復(fù)雜的SoC器件。在各種應(yīng)用領(lǐng)域，汽車和其他應(yīng)用領(lǐng)域的人工智能、企業(yè)網(wǎng)絡(luò)、航空航天、國(guó)防和工業(yè)自動(dòng)化等等，F(xiàn)PGA使芯片制造商能夠在需要時(shí)隨時(shí)更新系統(tǒng)。在新的市場(chǎng)中，這種靈活性至關(guān)重要，協(xié)議、標(biāo)準(zhǔn)和最佳案例仍在不斷發(fā)展，ECOs需要保持競(jìng)爭(zhēng)力。...

  510次閱讀 · 0評(píng)論 fpgaasic可編程邏輯
  

• SDSoC就緒，它如何在實(shí)際的設(shè)計(jì)開發(fā)工作中支持你的“表演”

  由于SDSoC設(shè)計(jì)實(shí)施上的靈活性，它被作為視頻處理的理想平臺(tái)，通過它可以創(chuàng)建一個(gè)優(yōu)化的視頻處理系統(tǒng)，在處理性能、成本、功耗和開發(fā)時(shí)間等要素之間實(shí)現(xiàn)平衡。...

  707次閱讀 · 0評(píng)論 fpga可編程邏輯sdsoc

• 可編程邏輯器件中邏輯怎么來實(shí)現(xiàn)

  一個(gè)二進(jìn)制函數(shù)的輸出，可以用其輸人函數(shù)的最小項(xiàng)之和來實(shí)現(xiàn)。因此，任一函數(shù)的輸出就可以用圖1所 示的積或兩級(jí)邏輯電路來實(shí)現(xiàn)。這種方法同樣適用于多輸出的情況，而每個(gè)輸出是由其自己的積項(xiàng)和來形 成，如圖2所示為多輸出積或兩級(jí)邏輯電路。...

  5968次閱讀 · 0評(píng)論 邏輯電路可編程邏輯
  

• 基于FPGA的電機(jī)測(cè)速系統(tǒng)電路設(shè)計(jì)

  現(xiàn)場(chǎng)可編程門陣列即FPGA，是從EPLD、PAL、GAL等這些可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展起來的。作為專業(yè)集成電路領(lǐng)域中的半定制電路而出現(xiàn)的FPGA，不但解決了定制電路的不足，而且克服了原有可編程器件因門電路數(shù)有限的而產(chǎn)生的缺點(diǎn)。...

  2875次閱讀 · 0評(píng)論 fpga電機(jī)測(cè)速
  

• 不太了解FPGA的功能管腳？干貨，值得收藏

  FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時(shí)鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途，所以在設(shè)計(jì)FPGA電路之前，需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊(cè)。...

  21782次閱讀 · 0評(píng)論 fpga管腳
  

• 視頻編解碼應(yīng)用 視頻處理中的fpga應(yīng)用

  視頻處理是目前多媒體領(lǐng)域最熱門的技術(shù)，主要分為視頻編解碼和目標(biāo)信息識(shí)別兩大類。前者為了節(jié)省視頻數(shù)據(jù)的傳輸帶寬，主要依靠傳統(tǒng)的信息論理論，目前已經(jīng)比較成熟；后者則為了提取用戶信息，是了人工智能、計(jì)算機(jī)以及信息論等多門學(xué)科研究成果的交集，目前還處于快速發(fā)展階段。 ...

  4893次閱讀 · 0評(píng)論 fpga視頻編解碼

• fpga/asic設(shè)計(jì)入門知識(shí) 數(shù)字電路設(shè)計(jì)的任務(wù)是什么

  說到這里入門必須要兩個(gè)基本功：邏輯電路基礎(chǔ)，硬件描述語(yǔ)言。有了這兩個(gè)基本功，就算你其他都不會(huì)也能找到工作，呵呵，或許你會(huì)說，現(xiàn)在面試要問fpga，要問時(shí)序分析，有那么簡(jiǎn)單么？其實(shí)這些東西在你有了這兩個(gè)基本功之后，其他的都可以慢慢學(xué)習(xí)。注意硬件描述語(yǔ)言和邏輯電路的學(xué)習(xí)可以同步學(xué)習(xí)，而且要牢記，學(xué)習(xí)硬件...

  4131次閱讀 · 0評(píng)論 fpgaasicdft
  

• FPGA設(shè)計(jì)工具的重要性 DSP設(shè)計(jì)基本流程

  在摩爾定律的作用下，F(xiàn)PGA產(chǎn)品的門數(shù)量不斷增加，性能與專門功能逐漸加強(qiáng)，使得FPGA在電子系統(tǒng)領(lǐng)域能夠取代此前只有ASIC和ASSP才能發(fā)揮的作用。不過，說到底，F(xiàn)PGA必須要有適當(dāng)?shù)脑O(shè)計(jì)工具輔助，讓設(shè)計(jì)人員充分發(fā)揮其作用，否則再好的產(chǎn)品也毫無意義。...

  1262次閱讀 · 0評(píng)論 dspfpga

• 關(guān)于Virtex和Kintex UltraScale架構(gòu)的FPGA和Vivado開發(fā)工具的機(jī)構(gòu)要點(diǎn)

  基于UltraScale架構(gòu)的FPGA實(shí)現(xiàn)數(shù)據(jù)傳輸機(jī)制是通過將高性能的并行專用IO接口和高速的串行收發(fā)器結(jié)合起來實(shí)現(xiàn)的，UltraScale架構(gòu)的串行收發(fā)器傳送數(shù)據(jù)的速率能夠達(dá)到16.3Gbps，滿足主流的串行協(xié)議要求，當(dāng)然傳輸速率也能夠達(dá)到32.75Gbps，允許25G+比特位的地板設(shè)計(jì)，而且相...

  6466次閱讀 · 0評(píng)論 fpga集成模塊ultrascale架構(gòu)

• 電子設(shè)計(jì)領(lǐng)域的單片機(jī)/CPLD自動(dòng)化控制

  即使單純單片機(jī)/CPLD的單片機(jī)結(jié)構(gòu)能完成的功能，在某些情況下也寧可使用純數(shù)字電路完成。而當(dāng)前開始流行的CPLD，則不但克服了單片機(jī)的缺點(diǎn)，而且由于可采用VHDL語(yǔ)言編程，進(jìn)一步單片機(jī)/CPLD打破了軟硬件工程師的界限，加速了產(chǎn)品的開發(fā)過程，使純數(shù)字電路的設(shè)計(jì)變得簡(jiǎn)單。人們甚至在討論用C作為下一代硬...

  1141次閱讀 · 0評(píng)論 單片機(jī)cpld
  

• 大量數(shù)據(jù)爆發(fā)，Xilinx FPGA怎么提高數(shù)據(jù)傳輸速率？

  或許，你會(huì)認(rèn)為DPDK（Data Plan Development Kit）是一個(gè)應(yīng)用在網(wǎng)絡(luò)應(yīng)用層上的高速數(shù)據(jù)傳輸標(biāo)準(zhǔn)；或許，你認(rèn)為DPDK是Intel制定的一套規(guī)格；或許，你認(rèn)為DPDK在CPU和ASIC界是受限的保密的；亦或許，你都沒有聽說過DPDK，考慮到它的發(fā)展歷史，確實(shí)很有可能。所以，如果...

  4440次閱讀 · 0評(píng)論 fpgaxilinx

• 關(guān)于機(jī)器視覺的一些事

  機(jī)器視覺系統(tǒng)利用機(jī)器代替人眼來做測(cè)量和判斷，通過機(jī)器視覺產(chǎn)品將被攝取目標(biāo)轉(zhuǎn)換成圖像信號(hào)，傳送給專用的圖像處理系統(tǒng)，根據(jù)像素分布和亮度、顏色等信息，轉(zhuǎn)變成數(shù)字化信號(hào);圖像系統(tǒng)對(duì)這些信號(hào)進(jìn)行各種運(yùn)算來抽取目標(biāo)的特征，進(jìn)而根據(jù)判別的結(jié)果來控制現(xiàn)場(chǎng)的設(shè)備動(dòng)作。...

  1091次閱讀 · 0評(píng)論 機(jī)器視覺

• FPGA學(xué)習(xí)：分布式RAM和Block ram

  CLB是xilinx基本邏輯單元，每個(gè)CLB包含兩個(gè)slices，每個(gè)slices由4個(gè)（A，B，C，D）6輸入LUT和8個(gè)寄存器組成。...

  25541次閱讀 · 0評(píng)論 ramxilinxblock
  

• 系統(tǒng)實(shí)時(shí)在線監(jiān)測(cè)設(shè)計(jì)實(shí)現(xiàn)

  在理想的狀況下，濁度可以通過理論計(jì)算獲得，但在實(shí)際工程中，液體中顆粒的大小、形狀、表面構(gòu)造、表面性質(zhì)等因素都對(duì)濁度值有很大影響。所以在工程中為了得到準(zhǔn)確的濁度參數(shù)，需要進(jìn)行實(shí)際的測(cè)量。 ...

  1589次閱讀 · 0評(píng)論 在線監(jiān)測(cè)系統(tǒng)
  

• 基于FPGA的視頻圖像畫面分割器的軟硬件設(shè)計(jì)與實(shí)現(xiàn)

  隨著計(jì)算機(jī)、DSP、超大規(guī)模集成電路等技術(shù)的發(fā)展，畫面分割器開始采用硬件設(shè)計(jì)。首先，將各路視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào);然后，在數(shù)字領(lǐng)域?qū)Ω髀芬曨l信號(hào)進(jìn)行處理。使電路的設(shè)計(jì)、調(diào)試得到了很大的改善。但是，設(shè)計(jì)中所使用的獨(dú)立的邏輯電路較多，有的甚至使用專用的DSP芯片去處理視頻畫面的分割。雖然可以滿足對(duì)視...

  3393次閱讀 · 0評(píng)論 fpga可編程邏輯
  

• 基于可編程FPGA在系統(tǒng)級(jí)實(shí)現(xiàn)診斷

  本文以單前端攝像機(jī)系統(tǒng)為例，對(duì)其進(jìn)行深入分析，介紹它如何通過使用ALTEra Cyclone V SoC確定關(guān)鍵數(shù)據(jù)流.在現(xiàn)有的診斷機(jī)制下，如何找到故障;并提供一些診斷實(shí)例，通過靈活的可編程FPGA，在系統(tǒng)級(jí)實(shí)現(xiàn)診斷。與使用通用微處理器、數(shù)字信號(hào)處理(DSP)和其他平臺(tái)相比，在某些情況下，針對(duì)實(shí)際應(yīng)...

  1050次閱讀 · 0評(píng)論 fpga可編程邏輯
  
首頁(yè)上一頁(yè)9495969798下一頁(yè)末頁(yè)