軟件無線電設(shè)計中的FPGA應(yīng)用要點

?

　　介紹

　　軟件無線電(SDR)是具有可重配置硬件平臺的無線設(shè)備，可以跨多種通信標(biāo)準。因為具有更低的成本、更大的靈活性和更高的性能，軟件無線電已迅速成為軍事、公共安全和商用無線領(lǐng)域的事實標(biāo)準。SDR成為商用流行的主要原因之一是它能夠?qū)Χ喾N波形進行基帶處理和數(shù)字中頻(IF)處理。IF處理將數(shù)字信號處理的領(lǐng)域從基帶擴展到RF。支持基帶和中頻處理的能力增加了系統(tǒng)靈活性，同時減小了制造成本。

　　基帶處理

　　--- 無線標(biāo)準不斷地發(fā)展，通過先進的基帶處理技術(shù)如自適應(yīng)調(diào)制編碼、空時編碼(STC)、波束賦形和多入多出(MIMO)天線技術(shù)，支持更高的數(shù)據(jù)速率?；鶐?a target="_blank">信號處理器件需要巨大的處理帶寬，以支持這些技術(shù)中大計算量的算法。例如，美國軍事聯(lián)合戰(zhàn)術(shù)無線系統(tǒng)(JTRS)定義了軍事無線中20多種

　　不同的無線波形。一些更復(fù)雜的波形所需的計算能力在標(biāo)準處理器上是每秒數(shù)百萬條指令(MIPS)，如果在FPGA上實現(xiàn)則是數(shù)千個邏輯單元。

　　協(xié)處理器特性

　　--- SDR基帶處理通常需要處理器和FPGA。在這類應(yīng)用中，處理器處理系統(tǒng)控制和配置功能，而FPGA實現(xiàn)大計算量的信號處理數(shù)據(jù)通道和控制，讓系統(tǒng)延遲最小。當(dāng)需要從一種標(biāo)準切換至另一種標(biāo)準時，處理器能夠動態(tài)地在軟件的主要部分間切換，而FPGA能夠根據(jù)需要完全重新配置，實現(xiàn)特定標(biāo)準的數(shù)據(jù)通道。

　　--- FPGA可以作為協(xié)處理器同DSP和通用處理器相連，這樣具有更高的系統(tǒng)性能和更低的系統(tǒng)成本。自由地選擇在哪實現(xiàn)基帶處理算法為實現(xiàn)SDR算法提供了另一種方式的靈活性。

　　--- 基帶部件也需要足夠靈活讓所需的SDR功能支持在同一種標(biāo)準增強版本之間的移植，并能夠支持完全不同的標(biāo)準。可編程邏輯結(jié)合軟核處理器和IP，具有了提供在現(xiàn)場遠程升級的能力。圖1 是一個框圖，其中FPGA能夠通過IP功能如Turbo編碼器、Reed-Solomon編碼器、符號交織器、符號映射器和IFFT，很容易地重配置支持WCDMA/HSPDA或802.16a標(biāo)準的基帶發(fā)送功能。

　　數(shù)字IF處理

　　--- 數(shù)字頻率變化具有比傳統(tǒng)模擬無線處理方式更高的性能。FPGA提供了一種高度靈活和集成的平臺，在這之上以合理的功率實現(xiàn)大計算量的數(shù)字IF功能，這在便攜系統(tǒng)中是一個關(guān)鍵的因素。能夠在FPGA上實現(xiàn)的IF功能包括數(shù)字上變頻器(DUC)和下變頻器(DDC)，以及數(shù)字預(yù)畸變(DPD)和波峰系數(shù)削減(CFR)，幫助降低功放的成本和功率(見圖2) --- 注釋：DUC:數(shù)字上變頻器;CFR: 波峰系數(shù)削減;DPD: 數(shù)字預(yù)畸變;DDC: 數(shù)字下變頻器;PA: 功放;LNA: 低噪放。

　　數(shù)字上變頻器

　　--- 數(shù)字格式(在基帶處理單元和上變頻器之間一般需要)可以順利地加到上變頻器的前端。這項技術(shù)為上變頻器提供了全定制的前端，容許信道化的高帶寬輸入數(shù)據(jù)。定制邏輯或軟核嵌入式處理器可用來控制上變頻器和FPGA中實現(xiàn)的基帶處理單元之間的接口。 --- 在數(shù)字上變頻中，輸入數(shù)據(jù)在用可調(diào)的載波頻率進行正交調(diào)制之前經(jīng)過基帶濾波和插值。為了實現(xiàn)插值基帶有限沖激響應(yīng)(FIR)濾波器，必須在速度面積之間進行權(quán)衡為特定的標(biāo)準獲得優(yōu)化的固定或自適應(yīng)架構(gòu)。數(shù)控振蕩器核也能夠產(chǎn)生多種架構(gòu)，它們具有超過115db無寄生動態(tài)范圍和非常高的性能。根據(jù)支持的頻率分配數(shù)量，在FPGA中可以很容易地例化多個上變頻器。