音視頻SoC測試要求幾應(yīng)用

?

?

　　隨著大批量消費(fèi)類行業(yè)中SoC與SIP日趨復(fù)雜化，低成本與高器件壽命周期這兩個基本要求的矛盾更加突出。消費(fèi)者要求在相同或更低成本基礎(chǔ)上提高性能，同時還常常提出新的改進(jìn)。因此必須以低成本而又極其快速地對元器件進(jìn)行徹底的測試。

　　在極大地減少ATE體系結(jié)構(gòu)吞吐率開銷的同時，在測試中能提供更多的并行處理能力，可能妥善地解決測試日趨復(fù)雜化器件帶來的附加時間問題。為了解決前沿消費(fèi)類器件中新出現(xiàn)的模擬芯核難題，除了上述兩項措施外，還要保證ATE硬件的分辨率與精度。

　　音頻DAC與ADC

　　高集成度SoC器件，如圖1所示的無線手機(jī)基帶處理器，內(nèi)置多個性能各異的功能塊，承受著規(guī)范和測試時間的雙重壓力。

　　簡單的10位有效分辨率和4KHz帶寬能滿足早期無線手機(jī)的音頻質(zhì)量要求。最新的發(fā)展趨勢表明，器件能支持規(guī)范要求更嚴(yán)格的CD品質(zhì)音頻性能，立體聲以及環(huán)繞聲效果。市場上聲稱具有24位音頻分辨率，實際有效性能一般有16位至17位，相當(dāng)于98dB至104dB的動態(tài)范圍，帶寬為20KHz。

　　當(dāng)消費(fèi)類采用分立的CD品質(zhì)DAC和ADC時，由于擁有提高器件價格的主動權(quán)，ATE相關(guān)的測試成本尚能應(yīng)付。而在SoC中集成CD品質(zhì)芯核時，由于附加功能增加了測試時間，以及對測試成本(COT)的負(fù)面影響，提高器件價格已不能彌補(bǔ)ATE測試成本的增加。

　　音頻芯核測試時間推導(dǎo)實例

　　對混合信號動態(tài)測試，防止頻譜在分析過程中產(chǎn)生的頻譜中泄漏是至關(guān)重要的。因此，必須滿足下列關(guān)系式：

　　M/N=Ft/Fs

　　式中，M為捕獲周期的個數(shù)；N為取樣點(diǎn)數(shù)；Ft為測試信號頻率；Fs為取樣頻率。

　　對低保真音頻器件，如ADC輸入的微音器或DAC輸出的耳機(jī)，采用8KHz取樣頻率，相當(dāng)于4KHz帶寬。若測試信號頻率為1.03125KHz，相對于8KHz取樣頻率和512點(diǎn)采集，可以捕獲66個周期。取樣時間等于取樣點(diǎn)數(shù)除以取樣頻率，即64ms。音頻測試需10次以上的測試，包括多個增益狀態(tài)；空閑聲道噪聲(ICN)，串?dāng)_(XTALK)和互調(diào)畸變(IMD)，這樣，既使是對簡單的芯核，總測試時間也需650ms。

　　從ATE的模擬或數(shù)字捕獲存儲器向工作站傳送20位取樣數(shù)據(jù)，其測試開銷亦是十分可觀的。為了確定供分析的數(shù)據(jù)傳送量，20位乘以取樣點(diǎn)數(shù)N，再乘以測試芯核的測試量次數(shù)。本例中，20位×512點(diǎn)×10次測量，總計為102400位。假定模擬模塊與工作站間的帶寬為1MB，測試DAC芯核的傳送時間約為100ms。數(shù)字捕獲存儲器傳送開銷在相同帶寬下也是100ms。因此，對語音品質(zhì)DAC和ADC測試，200ms傳送開銷將總測試時間增加到1500ms(650ms＋650ms＋200ms)。

　　ATE體系結(jié)構(gòu)的并行測試開銷

　　想要進(jìn)一步說明這個問題，考慮環(huán)繞聲音頻處理器對測試時間的影響。AC3數(shù)字音頻提供6路模擬輸出：前置L/R；環(huán)繞聲L/R；中央揚(yáng)聲器和超低單揚(yáng)聲器。從模擬觀點(diǎn)，這些器件需要高動態(tài)范圍與并行測試的結(jié)合。

　　CD品質(zhì)動態(tài)范圍和帶寬要求更高的取樣率。采用上面的公式而以Fs=4.8KHz代之，取樣時間為10.7ms?？紤]到硬件設(shè)置、測試穩(wěn)定和其它開銷，測試時間取15ms。再考慮到10次以上的測量次數(shù)，總測試時間上升到150ms。這樣對每個位置6聲道，串行測試實施方案將需900ms。

　　4測試點(diǎn)實施方案能充分利用多個波形數(shù)字化儀并行測試的優(yōu)勢。但數(shù)據(jù)傳送在多測試點(diǎn)測試中仍是串行的，傳送開銷是要累計的。因此，即使采用4個波形數(shù)字化儀，4測試點(diǎn)測試實施方案需900ms+4×600ms=3300ms。

　　多標(biāo)準(zhǔn)無線基帶處理器

　　無線設(shè)備在同一部手機(jī)中設(shè)置了多個標(biāo)準(zhǔn)。為了支持這些標(biāo)準(zhǔn)，芯片組常常具有冗余的基帶模擬變換器和RF收發(fā)器。如在音頻環(huán)繞聲處理器中，無線基帶處理器中眾多模擬芯核對測試時間造成巨大的影響。測試這些器件的主要難題是如何在模擬測試硬件中設(shè)置充足的并行測試，以得到多測試點(diǎn)的效率。

　　基帶處理器塊由正交(I/O)發(fā)射(TX)DAC和接收(RX)ADC對組成。在2G至2.75GGSM/GPRS/EDGE技術(shù)中，載波信道間隔限于200KHz，導(dǎo)致低頻零IF。W-CDMA采用5MHz信道，對應(yīng)的帶寬較寬。

　　RX和TX路徑通常要求全動態(tài)測試，包括信號對畸變(SND)、CIN以及XTALK。I/Q對DAC和ADC還要求增益匹配和相位匹配測試，指標(biāo)分別規(guī)定在0.1dB和3度高精度內(nèi)。在發(fā)射期間保證信道隔離的要求，導(dǎo)致對DAC進(jìn)行附加的帶外(00B)衰減的測試。鄰道功率比(ACPR)能確認(rèn)信道隔離程度，對W-CDMA用DAC，檢驗的OOB頻率高達(dá)10MHz。

　　高清晰度視頻編碼器

　　當(dāng)前SoC器件支持多種視頻輸入標(biāo)準(zhǔn)。傳統(tǒng)的NTSC或PAL器件備有超級視頻CS-VIDEO和復(fù)合模擬輸出。支持HDTV需要3個附加輸出，來提供符合YPrPbHDTV(EIA-770.1-3)的信號。備齊上述全部輸出需用6個視頻DAC：2個用于S-Video、1個用于復(fù)合輸出、3個用于RGB。

　　雖然數(shù)字視頻標(biāo)準(zhǔn)最高要求的接口速度為74MHz，但測試DAC性能要求的模擬帶寬約為8MHz，分辨率10至12位。單個視頻DAC的典型測試項目包括積分非線性(INL)、微分非線性(DNL)以及SND測量。而HDTV系統(tǒng)的圖形質(zhì)量是由DAC輸出的相對精度決定的，須對輸出增益和相位匹配作附加測試。內(nèi)置數(shù)字視頻器件的總測試時間與測試可提供的并行數(shù)字化儀的數(shù)量直接相關(guān)。待測視頻DAC的數(shù)量通常在6個以上，由于缺乏測試儀資源，建立一套串行化測試方案是必不可少的。