摩爾定律的下一步 - 后摩爾定律時(shí)代芯片的出路

　　現(xiàn)在的芯片晶體管間距已經(jīng)在 10 納米左右的量級(jí)了。減小間距會(huì)帶來(lái)非線性的成本增加，根據(jù)國(guó)際商務(wù)戰(zhàn)略公司 CEO Handel Jones 的估計(jì)，當(dāng)業(yè)界能夠生產(chǎn)晶體管間距 5 納米的芯片時(shí)（根據(jù)過(guò)去的增長(zhǎng)率來(lái)看可能出現(xiàn)在2020年代早期），晶圓廠的成本可能飆升到超過(guò) 160 億美元，這是英特爾目前年?duì)I收的三分之一。

　　2015 年英特爾的年?duì)I收是 554 億美元，只比 2011 年增長(zhǎng)了2%。這種營(yíng)收的緩慢增長(zhǎng)與成本的大幅上漲，帶來(lái)了顯而易見(jiàn)的結(jié)論：從經(jīng)濟(jì)的角度來(lái)看，摩爾定律已經(jīng)過(guò)時(shí)了。

　　摩爾定律的下一步

　　很顯然，傳統(tǒng)的芯片設(shè)計(jì)方案已經(jīng)到達(dá)了瓶頸。要找到下一代芯片，會(huì)需要兩個(gè)廣泛的變化。

　　1、晶體管的設(shè)計(jì)必須從根本改變；

　　2、行業(yè)必須找到硅的替代品，因?yàn)樗碾妼W(xué)屬性已經(jīng)被推到了極限。

　　1、根本改變芯片設(shè)計(jì)

　?。?）第三個(gè)維度

　　針對(duì)這個(gè)問(wèn)題，一個(gè)解決方案是重新設(shè)計(jì)隧道和柵極。按照慣例，晶體管一直是平面的，但自從 2012 年之后，英特爾給產(chǎn)品增加了第三個(gè)維度。要啟用它來(lái)生產(chǎn)出只有 22 納米距離的芯片，它切換到了被稱為“finFETch”的晶體管。這個(gè)產(chǎn)品讓一個(gè)通道在芯片表面豎起來(lái)，柵極圍繞著該通道三個(gè)裸露的方向（第二張圖），這使得它能夠更好的處理發(fā)生在隧道內(nèi)部的任務(wù)。這些新的晶體管做起來(lái)比較棘手，但相比過(guò)去相同尺寸的版本，要快 37%，而且僅僅消耗一半的電量。

　?。?）Gate-All-Around

　　下一個(gè)邏輯步驟，Argonne 國(guó)家實(shí)驗(yàn)室的 Snir 先生說(shuō)，是周圍柵極（Gate-All-Around）的晶體管，它的通道被四面的柵極環(huán)繞。這能提供最大的控制，但它給制造過(guò)程增加了額外的步驟，因?yàn)闁艠O必須在多個(gè)部分分別構(gòu)建。大的芯片制造公司，例如三星曾經(jīng)表示，它可能會(huì)使用周圍柵極的晶體管來(lái)制造 5 納米分離的芯片，三星以及其他的制造商，希望能做 2020 年代前期達(dá)到這個(gè)階段。

　　（3）量子隧穿效應(yīng)
?

　　除此之外需要更多外部的解決方案。一種想法是利用量子隧穿效應(yīng)，這對(duì)于傳統(tǒng)的晶體管來(lái)說(shuō)是很大的煩惱，而當(dāng)晶體管縮小的時(shí)候，事情也總會(huì)變得糟糕。這是有可能的，通過(guò)施加電場(chǎng)，以控制隧道效應(yīng)發(fā)生的速率。低泄漏率對(duì)應(yīng)狀態(tài) 0，高泄漏率對(duì)應(yīng) 1。第一個(gè)實(shí)驗(yàn)隧道晶體管由 IBM 的團(tuán)隊(duì)在 2004 年展示。從那之后，研究人員一直致力于商業(yè)化。

　　2015 年，美國(guó)加州大學(xué)一個(gè)由 Kaustav Banerjee 領(lǐng)導(dǎo)的研究小組，在 Nature 上發(fā)表了一篇文章，他們已經(jīng)建立了一個(gè)隧道晶體管，工作電壓只有 0.1，要遠(yuǎn)遠(yuǎn)小于比目前正在使用的 0.7V，這意味著更少的熱量。但是在隧道晶體管變得可用之前，還有更多的工作需要完成。ARM 的微芯片設(shè)計(jì)師 Greg Yeric 說(shuō)道：“目前它們?cè)诖蜷_(kāi)和關(guān)閉開(kāi)關(guān)的速度還不夠快，不足以讓它們?cè)诳焖俚男酒惺褂?。Jim Greer 和他在愛(ài)爾蘭 Tyndall 研究院的同事提出了另一個(gè)思路，它們的設(shè)備被稱為無(wú)連接納米線晶體管（JNT），旨在幫助解決小尺度制作的問(wèn)題：讓摻雜做的足夠好?！斑@些天你正在談?wù)摪雽?dǎo)體摻小量的硅雜質(zhì)，然后會(huì)很快來(lái)到這個(gè)點(diǎn)，即便是一個(gè)或兩個(gè)雜質(zhì)原子的錯(cuò)誤位置，都會(huì)激烈的影響晶體管的表現(xiàn)?！盙reer 博士說(shuō)道

　　相反，他和他的同事提出建立自己的 JNTs，距離一種一致?lián)诫s的硅，只有 3 納米的跨越。通常來(lái)說(shuō)，這會(huì)導(dǎo)致一條電線，而不是一個(gè)開(kāi)關(guān)：一個(gè)有著均勻?qū)щ娔芰Φ脑O(shè)備，而且不會(huì)被關(guān)閉。但是在這種微小的尺度下，柵極的電子影響能夠剛好穿透電線，所以單獨(dú)的柵極能夠防止，在晶體管關(guān)閉的時(shí)候進(jìn)行電流流動(dòng)。

　　傳統(tǒng)晶體管的工作原理是，在原本彼此隔離的源極和漏極之間搭建電橋。Greer 博士的設(shè)備以其他的方式工作：更像一個(gè)軟管，柵極充當(dāng)著避免電流流動(dòng)。“這是真正的納米技術(shù)，”他說(shuō)：“我們的設(shè)備只能在這個(gè)尺度上工作，而最大的好處是，你不需要擔(dān)心制造這些繁瑣的結(jié)點(diǎn)?！?/p>

　　2、尋找硅的替代品
?

　　芯片制造商也在用超越硅的材料進(jìn)行試驗(yàn)。去年，一個(gè)包括了三星、Gobal Foundries、IBM 和紐約州立大學(xué)的研究聯(lián)盟，公布了一個(gè) 7 納米的微芯片，這個(gè)技術(shù)被在 2018 年以前，并不被期待來(lái)到消費(fèi)者的手中。它使用了和上一代發(fā)布的 FinFET 相同的設(shè)計(jì)，做了輕微的修改，但盡管大多數(shù)的設(shè)備都是從通常的硅制作完成的，其晶體管大約一半都是由硅 - 鍺（SiGe）合金制成的隧道。

　?。?）硅 - 鍺（SiGe）合金

　　選擇了這種設(shè)計(jì)，是因?yàn)樵谀承┓矫?，這是比硅更好的導(dǎo)體。再一次，這意味著更低的功率使用，并且允許晶體管更快的打開(kāi)和關(guān)閉，提升芯片的速度。但這不是萬(wàn)能藥，IBM 物理科學(xué)部門的負(fù)責(zé)人 Heike Riel 說(shuō)?，F(xiàn)代芯片從兩種晶體管構(gòu)建，一個(gè)被設(shè)計(jì)為傳導(dǎo)電子，帶著負(fù)電荷。其他種類被設(shè)計(jì)來(lái)導(dǎo)入“洞”里，這會(huì)放置在可能、但意外沒(méi)有包含電子的半導(dǎo)體中。這些的出現(xiàn)，表現(xiàn)的就像它們帶有正電荷的電子。并且，雖然硅鍺擅長(zhǎng)輸送“洞穴”，但相比硅來(lái)說(shuō)，它不是很擅長(zhǎng)移動(dòng)電子。