存儲(chǔ)器的兩大關(guān)鍵指標(biāo) - 存儲(chǔ)器需要一場(chǎng)新的技術(shù)革命

有一種能量成本與存儲(chǔ)單元自身相關(guān)。這可能包括漏電流、刷新電路、或維持狀態(tài)所需的有功電流。與許多存儲(chǔ)器相關(guān)的總能量也可能取決于它們的規(guī)模，因?yàn)樵黾游痪€(xiàn)的規(guī)模會(huì)增加驅(qū)動(dòng)電路的功耗，或在每個(gè)周期必須刷新的數(shù)據(jù)量。

以DRAM為例。Ternullo說(shuō)，“DRAM的成本競(jìng)爭(zhēng)力雖然不理想，但它使用必須刷新的電容單元。當(dāng)你增加密度，單元容量下降——多虧了物理學(xué)定律——你必須經(jīng)常刷新。所以它們?cè)噲D變得更智能，包括諸如某些模式下的局部陣列自刷新技術(shù)，如果整個(gè)DRAM并不需要，那部分就不用自刷新?！?/p>

其他類(lèi)型的存儲(chǔ)器，例如SRAM，擁有無(wú)源動(dòng)力功率元件，這些元件只是為了維持它們的狀態(tài)。非易失性存儲(chǔ)器（NVM）可能有零保持電流，無(wú)法忘記周?chē)倪壿?。Goriawalla說(shuō)，“漏電可能來(lái)自圍繞存儲(chǔ)核心的電路，NVM有一個(gè)使用傳統(tǒng)CMOS器件的模擬組件。這些是較大的器件，所以這些器件的柵漏相當(dāng)小，但是也有數(shù)字組件會(huì)產(chǎn)生柵漏?！?/p>

接下來(lái)是讀、寫(xiě)和擦除存儲(chǔ)單元所需要的能量。這些成本中的幾個(gè)將與存儲(chǔ)技術(shù)相關(guān)。Goriawalla繼續(xù)說(shuō)：“對(duì)于許多類(lèi)型的FLASH存儲(chǔ)器，寫(xiě)入電流往往高于讀取電流。相比之下，多時(shí)間可編程（MTP）NVM具有相當(dāng)高的能效。它們的程序電流低50倍，讀取電流低10倍。 其原因是存儲(chǔ)電荷的機(jī)制。在MTP存儲(chǔ)器中，利用Fowler Nordheim（FN）電子隧穿，比嵌入式閃存使用的熱載流子注入更節(jié)能?！?/p>

另一個(gè)考慮是訪(fǎng)問(wèn)機(jī)制。例如，許多Flash技術(shù)需要串行訪(fǎng)問(wèn)。CEA-Leti的高級(jí)系統(tǒng)和集成電路架構(gòu)師Michel Harrand表示：“利用一些新興的存儲(chǔ)技術(shù)，你可以隨機(jī)訪(fǎng)問(wèn)它們，無(wú)需順序訪(fǎng)問(wèn)。你需要一些能量來(lái)寫(xiě)入一位，可能是10微安，這比DRAM略大，但DRAM是破壞性讀出。當(dāng)你讀取一位時(shí)，你要讀取完整的字線(xiàn)，然后你必須重寫(xiě)所有。新興的NVM可以節(jié)省一些能量，即便它們寫(xiě)入一位需要更多的能量。它們不需要刷新。它會(huì)在你要寫(xiě)入的位數(shù)之間進(jìn)行權(quán)衡。所以很難有確切的數(shù)字，因?yàn)樗Q于你寫(xiě)入以及讀取的位數(shù)?！?/p>

進(jìn)出存儲(chǔ)器的數(shù)據(jù)必須通過(guò)某種總線(xiàn)傳輸。Ternullo說(shuō)：“存儲(chǔ)器的大部分功耗與接口本身相關(guān)。在某些情況下，你面對(duì)的是難以改變的物理學(xué)規(guī)律。如果遵循這些標(biāo)準(zhǔn)，則I/O電壓會(huì)發(fā)生變化，以幫助緩解這種情況。原來(lái)1.5V的DDR3已經(jīng)變成了1.2V的DDR4和1.1V的LPDDR4。 從動(dòng)態(tài)功率的角度來(lái)看，電壓是關(guān)鍵組件，當(dāng)你降低電壓時(shí)可以降低動(dòng)態(tài)功耗。”

降低接口成本的另一種方法是在芯片上集成，但是DRAM不能被嵌入，而且縮小Flash變得越來(lái)越困難。Goriawalla說(shuō)：“系統(tǒng)功耗受到掩膜數(shù)量等因素的影響。與CMOS技術(shù)相比，嵌入式閃存需要12-14個(gè)額外的掩膜，并且可以增加25％的芯片裸片成本?！?/p>

還有其他因素會(huì)影響存儲(chǔ)器的總功率，如系統(tǒng)的體系結(jié)構(gòu)。緩存的設(shè)計(jì)是通過(guò)在芯片上放置少量快速、高功耗的存儲(chǔ)器以減少訪(fǎng)問(wèn)時(shí)間，并且當(dāng)所需的信息不在緩存中時(shí)，僅需要訪(fǎng)問(wèn)外部存儲(chǔ)器。這減少了與訪(fǎng)問(wèn)外部存儲(chǔ)器相關(guān)的時(shí)間和能量。如果在高速緩存中可以存儲(chǔ)足夠的數(shù)據(jù)，則可以最小化接口功率。

但因?yàn)镾RAM 是高功耗的，所以物聯(lián)網(wǎng)系統(tǒng)希望減少對(duì)其的依賴(lài)。然而，許多閃存器件，特別是在芯片外時(shí)，需要大量的SRAM。Intrater說(shuō)：“無(wú)論何時(shí)，當(dāng)處理器需要一個(gè)不在緩存中的程序時(shí)，處理器將從外部存儲(chǔ)器獲取必要的程序，然后繼續(xù)。我們希望大部分程序都在緩存中。 閃存變成了內(nèi)存層次結(jié)構(gòu)的一部分。”

但這正在改變。“有一個(gè)名為‘就地執(zhí)行’（XIP）的特征，此處你使用穿行NOR flash就像片外存儲(chǔ)器。您可以讓處理器直接從串行NOR flash讀取數(shù)據(jù)，就像存儲(chǔ)器一樣。

另一個(gè)影響功耗的因素是讀寫(xiě)的規(guī)模。當(dāng)使用DDR時(shí)，單字節(jié)或字不會(huì)一次讀取，而是可能突然讀取512或1024。如果這是一個(gè)很好的能量使用，又如果不需要額外的字節(jié)讀取，那么它依賴(lài)于應(yīng)用程序，因此代表了浪費(fèi)。這是一個(gè)示例，其中性能已成為驅(qū)動(dòng)問(wèn)題，并且對(duì)于許多系統(tǒng)可能是昂貴的功耗權(quán)衡。

A similar type of problem exists with NAND-type flash memories that are unable to write to a single location， instead requiring that a block of memory is first erased and then rewritten. This means there is a power penalty associated with small writes. An SRAM cache， even though it consumes more power， defers writes and may finish up providing energy savings.

NAND FLASH存儲(chǔ)器也存在類(lèi)似的問(wèn)題——不能寫(xiě)入單一位置的，需要先擦除并隨后重寫(xiě)存儲(chǔ)器塊。這意味著存在與小寫(xiě)入相關(guān)聯(lián)的功率代價(jià)。 SRAM緩存，即使它消耗更多的功率，延遲寫(xiě)入，但是可能提供節(jié)能。

對(duì)于許多系統(tǒng)，現(xiàn)有的內(nèi)存技術(shù)可能太耗電。Goriawalla說(shuō)：“對(duì)于使用能量收集的系統(tǒng)。它們通常需要寫(xiě)入電流小于5μA，讀取電流為幾μA/ MHz。這加上了VDD的最小值 0.7 ~ 0.9V。所以我們談?wù)摰氖俏⑿∠到y(tǒng)的功耗需求。 這些數(shù)字比大多數(shù)嵌入式閃存技術(shù)的數(shù)量級(jí)小。”

其他注意事項(xiàng)

同樣，成本有許多方面，其中一些已經(jīng)討論過(guò)。功耗對(duì)成本有直接影響，但其他因素包括引腳數(shù)量、封裝、芯片內(nèi)的成本，以及與板上集成相關(guān)的成本。

Intrater說(shuō)：“小系統(tǒng)往往擁有位于同一芯片裸片的嵌入式閃存。但也有局限性。我們看到系統(tǒng)要遷移到28nm，但在流程節(jié)點(diǎn)沒(méi)有嵌入式閃存。閃存滯后于標(biāo)準(zhǔn)CMOS工藝。如果可以使用嵌入式閃存，那么這就是始終不變的最優(yōu)解。但在許多情況下，這樣卻并不可行，原因在于成本，或者系統(tǒng)的其他部分需要更積極的過(guò)程節(jié)點(diǎn)。然后你需要恢復(fù)使用外部?jī)?nèi)存器，并開(kāi)始遇到性能和功耗的問(wèn)題。兩者之間的聯(lián)系需要具有正確的特性，以提供足夠的性能，并且消耗更多的功率?！?/p>

這一判決對(duì)于新的內(nèi)存類(lèi)型變得更容易。 Harrand說(shuō)：“在同一芯片上與邏輯一起進(jìn)行閃存處理是很困難的。新存儲(chǔ)器很友好，一切都在生產(chǎn)過(guò)程的后端。 這意味著在邏輯過(guò)程中可以有完全相同的晶體管，這使得它更容易嵌入邏輯或處理器。28nm使得嵌入式閃存過(guò)程變得很困難，所以我們有機(jī)會(huì)替換嵌入式閃存與這些新的記憶。”

許多互連架構(gòu)針對(duì)現(xiàn)有存儲(chǔ)器類(lèi)型進(jìn)行了優(yōu)化。Harrand說(shuō)：“DDR接口不太適合NVM。使用DDR，首先要聲明你想要尋址的行或頁(yè)面，然后聲明你是要讀取或?qū)懭?。這對(duì)于新興的NVM是不利的，因?yàn)槿绻阆胍x取或?qū)懭?，你一開(kāi)始就必須知道?！盚arrand表示，有辦法克服這一限制，但它們會(huì)降低性能。

另一個(gè)障礙是接受新的權(quán)衡。Harrand繼續(xù)說(shuō)，“今天，我們可以擁有具備足夠續(xù)航力的高度DRAM，但是無(wú)法擁有高密度，但是可以同時(shí)擁有速度和續(xù)航力。會(huì)有一些被優(yōu)化接近DRAM，并具有完整的保留，或者有一些會(huì)有數(shù)日的保留，但并不是10年的保留，或者有一些會(huì)有優(yōu)化保留，但他們沒(méi)有速度。”

目前尚不清楚何時(shí)以及哪些新的存儲(chǔ)器將首先打破障礙，但微控制器的出現(xiàn)將這些新的存儲(chǔ)器嵌入到其中。隨著數(shù)量的增加，成本將下降，這將加速它的應(yīng)用。不久后，許多物聯(lián)網(wǎng)系統(tǒng)將別無(wú)選擇，尤其是如果它們想利用新的制造技術(shù)節(jié)點(diǎn)的話(huà)。

?