0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于On-chip ESD 資源的介紹和分析

弘模半導體 ? 來源:djl ? 2019-09-08 11:03 ? 次閱讀

靜電防護是IC設(shè)計中不可缺失的一部分,一般來說,ESD在比較大的設(shè)計公司或者半導體廠都有自己的專屬部門。然而,隨著技術(shù)節(jié)點的推進,廣泛的應(yīng)用,ESD的問題越來越變得防不勝防。為了和國內(nèi)設(shè)計公司和半導體廠實現(xiàn)雙贏,本篇文章介紹一家專注于on-chip ESD資源的比利時公司Sofics,希望能夠給大家參考,并且有機會合作,實現(xiàn)雙贏。 公司的On-chip ESD IP覆蓋了很多領(lǐng)域,比如 IOT, 硅光電,汽車電子,醫(yī)療器械,高速電路SERDES,防輻射, SOI,F(xiàn)INFET, 超低功耗, 3DIC等等。 我們服務(wù)過的合作伙伴也是超過了80多家,平均每天有一個量產(chǎn)的產(chǎn)品公布。從下面的圖中,大家可以看到,我們服務(wù)的客戶主要集中在歐美,日本等等,中國目前的客戶還是相對比較少。因此我們堅信,隨著設(shè)計公司對產(chǎn)品的精益求精,國內(nèi)會有越來越多的公司需要定制的ESD,因為私人定制的on-chip ESD 能給設(shè)計公司的產(chǎn)品,帶來更多附加價值。

關(guān)于On-chip ESD 資源的介紹和分析

SOFICS的ESD私人定制解決方案,使特殊應(yīng)用變?yōu)榭赡?,產(chǎn)品性能得到提升,減少了產(chǎn)品的上市時間。至于具體的服務(wù)客戶和工藝節(jié)點,可以參考下面兩張圖片。

關(guān)于On-chip ESD 資源的介紹和分析

關(guān)于On-chip ESD 資源的介紹和分析

因為對于不同的產(chǎn)品應(yīng)用,接口,ESD 參數(shù)需求(HBM,CDM,MM)是千變?nèi)f化的。半導體廠能解決80-90%客戶的需求,但是對于高速界面,超高壓的ESD,IO的超電壓需求, 超低漏電的模擬界面等等,還是需要給出私人定制的方案。Sofics 的ESD解決方案,恰恰滿足了這部分客戶的私人定制需求。

關(guān)于On-chip ESD 資源的介紹和分析

很多朋友會疑問,采用SOFICS的ESD解決方案有什么優(yōu)點嗎,總的來說,因為有很多項目經(jīng)驗,成熟的解決方案,可以直接用到客戶的產(chǎn)品中,讓客戶減少產(chǎn)品設(shè)計周期,使其保持在新產(chǎn)品,高性能方面的優(yōu)勢。同時,對于先進節(jié)點,公司的ESD也能在減少芯片面積,減少MASK等方面有獨特的技術(shù),幫助設(shè)計公司減少芯片費用。

關(guān)于On-chip ESD 資源的介紹和分析

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50224

    瀏覽量

    420992
  • 靜電防護
    +關(guān)注

    關(guān)注

    11

    文章

    179

    瀏覽量

    47382
收藏 人收藏

    評論

    相關(guān)推薦

    ESD二極管特點優(yōu)勢有哪些?

    關(guān)于品牌東沃電子(DOWOSEMI)ESD二極管特點和優(yōu)勢就分享到這兒,有客戶想知道東沃ESD 保護器件市場價格大概是多少。關(guān)于東沃ESD
    的頭像 發(fā)表于 11-11 17:09 ?37次閱讀
    <b class='flag-5'>ESD</b>二極管特點優(yōu)勢有哪些?

    (4)什么是TVS ESD及工作電壓 箝位電壓

    ESD
    上海雷卯電子
    發(fā)布于 :2024年10月18日 17:26:05

    求助,關(guān)于LM386芯片內(nèi)ESD保護電路設(shè)計和引腳分配情況求解

    2、3輸入引腳和1、7、8控制引腳和5輸出引腳都共用這一個ESD保護電路呢? 如能介紹LM386芯片內(nèi)ESD保護電路設(shè)計和引腳分配情況,將不勝感激!
    發(fā)表于 09-30 06:22

    ESD保護電路POWERclamp原理

    限制電壓和電流來保護電子設(shè)備。以下是關(guān)于POWERclamp原理的介紹ESD保護電路的基本概念 ESD保護電路是一種用于保護電子設(shè)備免受靜電放電損害的電路。靜電放電是一種常見的現(xiàn)象
    的頭像 發(fā)表于 09-14 14:41 ?906次閱讀

    淺談半導體芯片失效分析Analysis of Semiconductor Chip Failure

    共讀好書 失效專業(yè)能力分類 元器件5A試驗介紹(中英文) ◆PFA (Physical Feature Analysis) 物理特征分析 ◆DPA (Destructive Physical
    的頭像 發(fā)表于 07-17 16:27 ?563次閱讀
    淺談半導體芯片失效<b class='flag-5'>分析</b>Analysis of Semiconductor <b class='flag-5'>Chip</b> Failure

    概倫電子宣布正式推出芯片級HBM靜電防護分析平臺ESDi

    近日,概倫電子宣布正式推出芯片級HBM靜電防護分析平臺ESDi和功率器件及電源芯片設(shè)計分析驗證工具PTM,并開始在國內(nèi)外市場廣泛推廣。
    的頭像 發(fā)表于 05-28 10:09 ?515次閱讀

    ESD的3種模型和RF PA ESD保護方案介紹

    芯樸科技所有5G n77 n77/79 PAMiF LFEM 天線口內(nèi)置IEC ESD保護電路設(shè)計,無需外加額外ESD保護電路情況下,都通過 IEC ESD 8kV 測試標準,保障抗ESD
    的頭像 發(fā)表于 04-24 10:12 ?1099次閱讀
    <b class='flag-5'>ESD</b>的3種模型和RF PA <b class='flag-5'>ESD</b>保護方案<b class='flag-5'>介紹</b>

    Keil v5 STM32F756 off-chip RAM1配置后從on-chip flash啟動不成功是什么原因?

    我的板子上主芯片是F756ZGT6. 板子上有顆 8M SDRAM芯片,地址是從0xC0000000 --0xC0800000 ,目前程序中可以正常訪問。 今天我把Keil v5中的配置加上off-chip RAM1 后,重新編譯,居然發(fā)現(xiàn) 程序不能正常啟動了。 請問這有可能是什么原因?
    發(fā)表于 04-23 07:50

    FPGA設(shè)計關(guān)于功耗專業(yè)的術(shù)語解析

    總的片上功耗 Total On-Chip Power: 總的片上功耗是器件內(nèi)部的功耗,等同于器件的靜態(tài)功耗加上設(shè)計功耗,也稱為熱功耗。
    的頭像 發(fā)表于 03-27 11:32 ?615次閱讀

    die,device和chip的定義和區(qū)別

    在半導體行業(yè)中,“die”,“device”,和“chip”這三個術(shù)語都可以用來指代芯片。
    的頭像 發(fā)表于 02-23 18:26 ?6961次閱讀

    什么是CHIP

    chip是個英文單詞,意為芯片。芯片是用半導體材料,經(jīng)光刻腐蝕、蒸鍍、摻雜等多種工藝制成的,具有微小的尺寸和高度的集成度,能實現(xiàn)單一或多種功能的半導體元器件。常見的芯片類型有處理器芯片、存儲芯片
    的頭像 發(fā)表于 01-15 10:15 ?1392次閱讀

    ESD靜電屏蔽防護的方法及原理分析

    ESD靜電屏蔽防護的方法及原理分析 ESD靜電放電是指兩個物體之間由于電荷不平衡而產(chǎn)生的電能放出。靜電放電會對電子器件和設(shè)備造成損害,從而影響它們的性能、可靠性和壽命。為了保護電子設(shè)備和器件免受靜電
    的頭像 發(fā)表于 01-03 11:09 ?1016次閱讀

    求助,關(guān)于AD9083寄存器配置問題

    你好ADI, 我從你們英文論壇上獲取了AD9083相關(guān)的參考配置:mode_196/mode_473 配置完后on-chip PLL鎖相, 但是JTX_PLL時鐘不鎖相 我看不明白數(shù)據(jù)手冊中有
    發(fā)表于 12-01 06:21

    JESD204B規(guī)范的傳輸層介紹

    電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸層介紹.pdf》資料免費下載
    發(fā)表于 11-28 10:43 ?0次下載
    J<b class='flag-5'>ESD</b>204B規(guī)范的傳輸層<b class='flag-5'>介紹</b>

    FPGA學習-異步FIFO原型設(shè)計與驗證

    ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 1.1片上存儲(on-chip ram) ? ? ? ? ? ? ? 在實際應(yīng)用中任何場合都離不開數(shù)據(jù),只要有數(shù)據(jù)的地方就有存儲器,一般存儲分為了2種,一種時可以讀寫,一種時只讀
    的頭像 發(fā)表于 11-17 14:00 ?468次閱讀