0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

4層以上的PCB設(shè)計(jì)如何疊層

PCB線路板打樣 ? 來(lái)源:面包板 ? 作者:面包板 ? 2020-01-08 16:59 ? 次閱讀

現(xiàn)在高速?gòu)?fù)雜的電路設(shè)計(jì)中常用到4層以上的PCB設(shè)計(jì),如何選取合適的疊層呢?本文就常用的PCB疊層進(jìn)行分析。

1. 層疊方案一:TOP、GND2、PWR3、BOTTOM

此方案為業(yè)界現(xiàn)在主流4層選用方案。在主器件面(TOP)下有一個(gè)完善的地平面,為最優(yōu)布線層。在層厚設(shè)置時(shí),地平面層和電源平面層之間的芯板厚度不宜過厚,以降低電源、地平面的分布阻抗,保證平面電容濾波效果。

2. 層疊方案二:TOP、PWR2、GND3、BOTTOM

如果主元件面設(shè)計(jì)在BOTTOM層或關(guān)鍵信號(hào)線在BOTTOM層的話,則第三層需排在一個(gè)完整地平面。在層厚設(shè)置時(shí),地平面層和電源平面層之間的芯板厚度同樣不宜過厚。

3. 層疊方案三:GND1、S2、S3、GND4/PWR4

這種方案通常應(yīng)用在接口濾波板、背板設(shè)計(jì)上。由于整板無(wú)電源平面,因此GND和PGND各安排在第一層和第四層。表層(TOP層)只允許走少量短線,同樣我們?cè)赟02、S03布線層進(jìn)行鋪銅,以保證表層走線的參考平面及控制層疊對(duì)稱。

六層板疊層設(shè)計(jì)方案

1. 層疊方案一:TOP、GND2、S3、PWR4、GND5、BOTTOM此方案為業(yè)界現(xiàn)在主流6層選用方案,有3個(gè)布線層和3個(gè)參考平面。第4層和第5層之間的芯板厚度不宜過厚,以便獲得較低的傳輸線阻抗。低阻抗特性可以改善電源的退耦效果。

第3層是最優(yōu)的布線層,時(shí)鐘線等高風(fēng)險(xiǎn)線必須布在這一層,可以保證信號(hào)完整性和對(duì)EMI能量進(jìn)行抵制。底層是次好的布線層。頂層是可布線層。

2. 層疊方案二:TOP、GND2、S3、S4、PWR5、BOTTOM當(dāng)電路板上的走線過多,3個(gè)布線層安排不下的情況下,可以采用這種疊層方案。這種方案有4個(gè)布線層和兩個(gè)參考平面,但電源平面和地平面之間夾有兩個(gè)信號(hào)層,電源平面與接地層之間不存在任何電源退耦作用。

由于第3層靠近地平面,因此它是最好的布線層,應(yīng)安排時(shí)鐘等高風(fēng)險(xiǎn)線。第1層、第4層、第6層是可布線層。

3. 層疊方案三:TOP、S2、GND3、PWR4、S5、BOTTOM此方案也有4個(gè)布線層和兩個(gè)參考平面。這種結(jié)構(gòu)的電源平面/地平面采用小間距的結(jié)構(gòu),可以提供較低的電源阻抗和較好的電源退耦作用。

頂層和底層是較差的布線層??拷拥仄矫娴牡?層是最好的布線層,可以用來(lái)布時(shí)鐘等高風(fēng)險(xiǎn)的信號(hào)線。在確保RF同流路徑的條件下,也可以用第5層作為其他的高風(fēng)險(xiǎn)信號(hào)線的布線層。第1層和第2層、第5層和第6層應(yīng)采用交叉布線。

八層板疊層設(shè)計(jì)方案

1. 層疊方案一:TOP、GND2、S3、GND4、PWR5、S6、GND7、BOTTOM此方案為業(yè)界現(xiàn)行八層PCB的主選層設(shè)置方案,有4個(gè)布線層和4個(gè)參考平面。這種層疊結(jié)構(gòu)的信號(hào)完整性和EMC特性都是最好的,可以獲得最佳的電源退耦效果。

其頂層和底層是EMI可布線層。第3層和第6層相鄰層都是參考平面,是最好的布線層。第3層兩個(gè)相鄰層都是地平面,因此是最優(yōu)走線層。第4和第5層之間的芯板厚度不宜過厚,以便獲得較低的傳輸線阻抗,這樣可以改善電源的退耦效果。

2. 層疊方案二:TOP、GND2、S3、PWR4、GND5、S6、PWR7、BOTTOM與方案一相比,此方案適用于電源種類較多,一個(gè)電源平面處理不了的情況。第3層為最優(yōu)布線層。主電源應(yīng)安排在第4層,可以與主地相鄰。

第7層的電源平面為分割電源,為了改善電源的退耦效果,在底層應(yīng)采用鋪地銅的方式。為了PCB的平衡和減小翹曲度,頂層也需要鋪地銅。

3. 層疊方案三:TOP、S2、GND3、S4、S5、PWR6、S7、BOTTOM本方案有6個(gè)布線層和兩個(gè)參考平面。這種疊層結(jié)構(gòu)的電源退耦特性很差,EMI的抑制效果也很差。其頂層和底層是EMI特性很差的布線層。緊靠接地平面的第2層和第4層是時(shí)鐘線的最好布線層,應(yīng)采用交叉布線。

緊靠電源平面的第5層和第7層是可接受的布線層。此方案通常用于貼片器件較少的8層背板設(shè)計(jì),由于表層只有插座,因此表層可以大面積鋪地銅。

責(zé)任編輯:ct

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何根據(jù)貼片電感參數(shù)進(jìn)行選型

    如何根據(jù)貼片電感參數(shù)進(jìn)行選型 gujing 編輯:谷景電子 對(duì)于大部分電子設(shè)備來(lái)說(shuō),貼片電感的選擇是一個(gè)特別重要的部分,它直接影響到電路的性能和穩(wěn)定性。即使我們已經(jīng)在多篇文章中
    的頭像 發(fā)表于 10-18 19:14 ?122次閱讀

    一文讓你了解PCB板布局

    PCB板的結(jié)構(gòu)通常采用對(duì)稱結(jié)構(gòu),即 TOP 和 BOTTOM 為信號(hào)
    的頭像 發(fā)表于 07-23 11:36 ?1136次閱讀

    PCB多層板為什么都是偶數(shù)?奇數(shù)不行嗎?

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)為偶數(shù)的原因有哪些?PCB
    的頭像 發(fā)表于 07-03 09:36 ?448次閱讀

    什么是PCB?PCB設(shè)計(jì)原則

    對(duì)于信號(hào),通常每個(gè)信號(hào)都與內(nèi)電直接相鄰,與其他信號(hào)有有效的隔離,以減小串?dāng)_。在設(shè)計(jì)過程中,可以考慮多層參考地平面,以增強(qiáng)電磁吸收能力。
    的頭像 發(fā)表于 04-10 16:02 ?2258次閱讀
    什么是<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>?<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)原則

    鈣鈦礦電池:Topcon與HJT底電池性能對(duì)比研究

    異質(zhì)結(jié)電池結(jié)構(gòu)相比Topcon 電池本身更適合: 因?yàn)殁}礦電池與異質(zhì)結(jié)電池進(jìn)行,異質(zhì)結(jié)電池表面本身就是 TCO,異質(zhì)結(jié)電池的產(chǎn)線無(wú)需做更改。
    發(fā)表于 03-27 10:42 ?1541次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池:Topcon與HJT底電池性能對(duì)比研究

    PCB結(jié)構(gòu)與阻抗計(jì)算筆記分享

    1.PCB結(jié)構(gòu)與阻抗計(jì)算1.1.Core和PPPCB由Core和Prepreg(半固化片)組成。Core是覆銅板(通常是FR4—玻璃纖維&環(huán)氧基樹脂),Core的上下表面之間填充的
    的頭像 發(fā)表于 01-25 17:15 ?1.1w次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)與阻抗計(jì)算筆記分享

    PCB設(shè)計(jì)優(yōu)化ESD性能設(shè)計(jì)

    良好的PCB設(shè)計(jì)能夠?yàn)楦咚傩盘?hào)回流提供完整的路徑,縮小信號(hào)環(huán)路面積,降低信號(hào)耦合靜電放電噪聲干擾的能力。良好的PCB
    發(fā)表于 01-19 10:00 ?551次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)優(yōu)化ESD性能設(shè)計(jì)

    PCB設(shè)計(jì)示例詳解

    對(duì)于兩板來(lái)說(shuō),由于板層數(shù)量少,已經(jīng)不存在的問題。控制EMI輻射主要從布線和布局來(lái)考慮;單層板和雙層板的電磁兼容問題越來(lái)越突出。造成這種現(xiàn)象的主要原因就是因信號(hào)回路面積過大,不僅產(chǎn)生了較強(qiáng)的電磁輻射,而且使電路對(duì)外界干擾敏感
    發(fā)表于 01-03 15:06 ?335次閱讀

    4以上PCB設(shè)計(jì),如何選取合適的方案?

    如果主元件面設(shè)計(jì)在BOTTOM或關(guān)鍵信號(hào)線在BOTTOM的話,則第三需排在一個(gè)完整地平面。在厚設(shè)置時(shí),地平面層和電源平面層之間的芯板厚度同樣不宜過厚。
    發(fā)表于 01-03 15:04 ?859次閱讀

    各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)設(shè)計(jì)

    今天畫了幾張多層PCB電路板內(nèi)部結(jié)構(gòu)圖,用立體圖形展示各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)。
    發(fā)表于 01-02 10:10 ?814次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)的<b class='flag-5'>PCB</b>圖內(nèi)部架構(gòu)設(shè)計(jì)

    DDR電路的與阻抗設(shè)計(jì)!

    在8通孔板設(shè)計(jì)中,頂層信號(hào) L1 的參考平面為 L2,底層信號(hào) L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅
    發(fā)表于 12-25 13:48

    DDR電路的與阻抗設(shè)計(jì)

    在8通孔板設(shè)計(jì)中,頂層信號(hào) L1 的參考平面為 L2,底層信號(hào) L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅
    發(fā)表于 12-25 13:46

    怎樣通過安排來(lái)減少EMI問題?

    怎樣通過安排來(lái)減少EMI問題? 通過合理安排結(jié)構(gòu)可以顯著減少電磁干擾(EMI)問題。在本文中,我們將詳細(xì)探討
    的頭像 發(fā)表于 11-24 14:44 ?630次閱讀

    在高速PCB設(shè)計(jì)中,多個(gè)信號(hào)的敷銅在接地和接電源上應(yīng)如何分配?

    在高速PCB設(shè)計(jì)中,信號(hào)的空白區(qū)域可以敷銅,而多個(gè)信號(hào)的敷銅在接地和接電源上應(yīng)如何分配? 在高速PCB設(shè)計(jì)中,信號(hào)的空白區(qū)域可以敷銅,
    的頭像 發(fā)表于 11-24 14:38 ?1030次閱讀

    鈣鈦礦/晶硅太陽(yáng)電池的研究進(jìn)展

    鈣鈦礦/晶硅太陽(yáng)電池,以其具有超過單結(jié)電池Shockley-Queisser理論極限的超高效率和成本優(yōu)勢(shì),近年來(lái)成為光伏領(lǐng)域的研究熱點(diǎn)。通過近10年的努力,鈣鈦礦/晶硅太陽(yáng)能電
    的頭像 發(fā)表于 11-24 14:32 ?1553次閱讀
    鈣鈦礦/晶硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>太陽(yáng)電池的研究進(jìn)展