0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

最小化去耦電感有哪些技巧

PCB線路板打樣 ? 來(lái)源:陳青青 ? 2019-09-15 15:12 ? 次閱讀

在上一篇文章中,我們探討了是否連接電容器的問(wèn)題通過(guò)走線或通過(guò)一對(duì)過(guò)孔將電容去耦到IC電源引腳。我們看到通孔技術(shù)是優(yōu)越的,因?yàn)樗档土穗姼?,?dāng)我們?cè)噲D確保去耦電容在50-100 MHz的頻率下有效時(shí),電感是我們必須克服的主要障礙。高達(dá)數(shù)百兆赫。

過(guò)孔和平面

在本文中,我們將探討去耦電感的問(wèn)題。通孔和平面層配置。然而,在我們進(jìn)入討論之前,我們需要明確以下幾點(diǎn):隨著我們深入探討高速去耦領(lǐng)域,我們?cè)絹?lái)越關(guān)注平面連接,直到最終看起來(lái)很大程度上忽略了跟蹤。以下注意事項(xiàng)將有助于將此現(xiàn)象置于語(yǔ)境中:

高電感

正如我們?cè)谏弦黄恼轮兴吹降?,與連接相比,跡線僅具有過(guò)多的電感依賴(lài)于過(guò)孔和平面層。

平面電容

去耦電容與平面相互作用的方式似乎成為主導(dǎo)因素隨著運(yùn)行頻率的增加??茖W(xué)在這里開(kāi)始變得復(fù)雜,我理解細(xì)節(jié)的能力有限,甚至解釋它們的能力也越來(lái)越差。我在本文中發(fā)現(xiàn)的一個(gè)有趣和直接的陳述表明,在某些情況下,去耦電容本身受到電感的阻礙,以至于它無(wú)法真正為IC提供電流。相反,平面電容提供瞬態(tài)去耦電流,電容器的工作是為平面充電。

擁擠的布局

高速數(shù)字系統(tǒng)通常涉及復(fù)雜的空間受限布局,這些布局將大部分PCB空間專(zhuān)用于組件。幾乎沒(méi)有跡線的空間,因此電路板設(shè)計(jì)師很樂(lè)意盡可能使用過(guò)孔。

分布式電容與離散電容

如果平面電容是在某些高速數(shù)字設(shè)計(jì)中真正的去耦電荷源,電容真的需要“盡可能靠近引腳”嗎?位置是否重要?質(zhì)疑正確解耦的基本原則之一的有效性似乎令人震驚,但這正是Hubing等人的觀點(diǎn)。在這篇研究論文中做過(guò)。用另一篇論文的作者的話來(lái)說(shuō),Hubing等。聲稱(chēng)在某些條件下電容器的位置“不重要”,盡管它們可能已將其結(jié)論擴(kuò)展到“研究的有效性范圍之外”。無(wú)論如何,這是電容器之間相互作用重要性的另一個(gè)例子。在平板上到處都有“分布電容”的平面層。

最小化電感

去耦電容的總電感取決于由電容,過(guò)孔和平面形成的電流環(huán)的面積。

最小化去耦電感有哪些技巧

如您所見(jiàn),環(huán)路區(qū)域受兩個(gè)過(guò)孔之間的間隔以及電容器與平面層之間的距離的影響。因此,如果目標(biāo)是改善去耦性能,那么到平面和通過(guò)分離的距離是需要解決的關(guān)鍵因素。

與飛機(jī)的距離

如果您正在設(shè)計(jì)一個(gè)典型的四層板,那么您可以做的就是減少與飛機(jī)的距離 - 去耦帽將始終接近一個(gè)平面層并且遠(yuǎn)離另一個(gè)平面層。

最小化去耦電感有哪些技巧

如果但是,電路板有四層以上,您可以靈活地優(yōu)化去耦電容相對(duì)于電源和接地層的位置。此外,現(xiàn)在是指出如果不將電源和接地層放置在相鄰層上,將會(huì)損失大量分布電容的好時(shí)機(jī)。在我看來(lái),高速數(shù)字設(shè)計(jì)將從以下配置中受益匪淺:

在兩個(gè)組件層之一上放置盡可能多的高速I(mǎi)C(讓我們說(shuō)它是頂部)。

布置電源和接地層,使它們相鄰并靠近頂層。

將所有去耦帽放在頂層,使它們具有短連接

通過(guò)分離

減少通孔分離的第一種方法是使用較小的去耦電容。在我的電路板上,我使用0603封裝,因?yàn)槲医?jīng)常手工組裝它們;如果電路板由機(jī)器組裝,0402是更好的選擇。

現(xiàn)在最小化電感是選擇最佳通孔配置的問(wèn)題:

最小化去耦電感有哪些技巧

改編自 本文件第29頁(yè)的圖表 。

請(qǐng)注意,我們主要關(guān)注兩個(gè)過(guò)孔之間的距離。因此,第三個(gè)圖表標(biāo)記為“良好”,第二個(gè)圖表標(biāo)記為“正常”,盡管“體面”配置使用較短的走線將電容器端子連接到過(guò)孔。

結(jié)論

我希望本文能讓您深入了解高速數(shù)字PCB設(shè)計(jì)的復(fù)雜世界。我認(rèn)為很明顯,最小化環(huán)路面積是降低電感并因此改善高頻性能的關(guān)鍵,但我不確定如何考慮在整個(gè)電路板上隨機(jī)分配去耦電容的可能性(在某些情況下)。如果您對(duì)此主題有任何想法,請(qǐng)隨時(shí)在評(píng)論中分享。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電容器
    +關(guān)注

    關(guān)注

    63

    文章

    6189

    瀏覽量

    99180
  • 電感
    +關(guān)注

    關(guān)注

    53

    文章

    6092

    瀏覽量

    102079
  • 去耦
    +關(guān)注

    關(guān)注

    2

    文章

    50

    瀏覽量

    18256
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何通過(guò)最小化熱回路PCB ESR和ESL來(lái)優(yōu)化開(kāi)關(guān)電源布局

    如何通過(guò)最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來(lái)優(yōu)化熱回路布局設(shè)計(jì)。本文研究并比較了影響因素,包括解電容位置、功率FET尺寸和位置以及過(guò)孔布置。通過(guò)實(shí)驗(yàn)驗(yàn)證了分析結(jié)果,并總結(jié)了
    的頭像 發(fā)表于 12-08 13:55 ?1193次閱讀

    關(guān)于窗口最小化的實(shí)現(xiàn)

    我想實(shí)現(xiàn)一個(gè)按鈕然后窗口最小化,為什么一運(yùn)行就直接最小化了呢
    發(fā)表于 04-16 10:56

    LabVIEW最小化的使用

    本帖最后由 lrb0730 于 2017-3-21 11:33 編輯 LabVIEW的vi在運(yùn)行時(shí)如何最小化到系統(tǒng)通知欄,不知道怎么實(shí)現(xiàn)?
    發(fā)表于 03-21 10:59

    PCB布局提示和技巧:最小化電感

    的任何地方都有“分布電容”的作用。最小化電感電容器的總電感取決于由電容器,通孔和平面形成的電流回路的面積。 如您所見(jiàn),環(huán)路區(qū)域受兩個(gè)過(guò)孔
    發(fā)表于 07-27 11:59

    vrf設(shè)置程序窗口最小化

    嗨,我一個(gè)問(wèn)題,從vee開(kāi)始一個(gè)外部程序,使用函數(shù)execute proram.Choosing運(yùn)行樣式選項(xiàng)“最小化”不幸沒(méi)有效果;該程序總是以前景中最大化的窗口開(kāi)始。之后我
    發(fā)表于 08-31 14:56

    如何使FPGA設(shè)計(jì)中的功耗最小化?

    減小動(dòng)態(tài)和靜態(tài)功耗的方法哪些?如何使FPGA設(shè)計(jì)中的功耗最小化?
    發(fā)表于 05-08 07:54

    基于DITC的開(kāi)關(guān)磁阻電機(jī)轉(zhuǎn)矩脈動(dòng)最小化研究

    基于DITC的開(kāi)關(guān)磁阻電機(jī)轉(zhuǎn)矩脈動(dòng)最小化研究
    發(fā)表于 01-21 12:12 ?0次下載

    基于帶權(quán)核范數(shù)最小化噪模型

    非局部自相似性( NSS)先驗(yàn)在圖像恢復(fù)中發(fā)揮重要作用,如何充分利用這一先驗(yàn)提高圖像恢復(fù)性能仍值得深入研究,提出一種基于帶權(quán)核范數(shù)最小化和混合高斯模型的噪模型。首先,采用混合高斯模型( GMM
    發(fā)表于 12-03 11:40 ?1次下載

    耦合電感等效方法

    本文主要闡述了耦合電感等效方法。
    的頭像 發(fā)表于 08-13 10:11 ?7.7w次閱讀
    耦合<b class='flag-5'>電感</b><b class='flag-5'>去</b><b class='flag-5'>耦</b>等效方法

    運(yùn)算放大器應(yīng)用中的噪聲最小化

    運(yùn)算放大器應(yīng)用中的噪聲最小化
    發(fā)表于 05-20 17:43 ?18次下載
    運(yùn)算放大器應(yīng)用中的噪聲<b class='flag-5'>最小化</b>

    如何通過(guò)最小化熱回路來(lái)優(yōu)化開(kāi)關(guān)電源布局?

    )。本文討論如何通過(guò)最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來(lái)優(yōu)化熱回路布局設(shè)計(jì)。本文研究并比較了影響因素,包括解電容位置、功率FET尺寸和位置以及過(guò)孔布置。通過(guò)實(shí)驗(yàn)驗(yàn)證了分析結(jié)果,并總結(jié)了
    的頭像 發(fā)表于 11-29 18:45 ?785次閱讀

    如何通過(guò)最小化熱回路PCB ESR和ESL來(lái)優(yōu)化開(kāi)關(guān)電源布局

    設(shè)計(jì)。本文研究并比較了影響因素,包括電容位置、功率FET尺寸和位置以及過(guò)孔布局。通過(guò)實(shí)驗(yàn)驗(yàn)證了分析的有效性,總結(jié)了最小化PCB ESR和ESL的有效方法。
    的頭像 發(fā)表于 11-30 11:02 ?1186次閱讀
    如何通過(guò)<b class='flag-5'>最小化</b>熱回路PCB ESR和ESL來(lái)優(yōu)化開(kāi)關(guān)電源布局

    如何通過(guò)最小化熱回路來(lái)優(yōu)化開(kāi)關(guān)電源布局?

    對(duì)于功率轉(zhuǎn)換器,寄生參數(shù)最小的熱回路PCB布局能夠改善能效比,降低電壓振鈴,并減少電磁干擾(EMI)。本文討論如何通過(guò)最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來(lái)優(yōu)化熱回路布局
    的頭像 發(fā)表于 01-03 14:05 ?614次閱讀
    如何通過(guò)<b class='flag-5'>最小化</b>熱回路來(lái)優(yōu)化開(kāi)關(guān)電源布局?

    如何通過(guò)最小化熱回路PCB ESR和ESL來(lái)優(yōu)化開(kāi)關(guān)電源布局

    設(shè)計(jì)。本文研究并比較了影響因素,包括電容位置、功率FET尺寸和位置以及過(guò)孔布局。通過(guò)實(shí)驗(yàn)驗(yàn)證了分析的有效性,總結(jié)了最小化PCB ESR和ESL的有效方法。
    的頭像 發(fā)表于 02-15 10:09 ?980次閱讀

    最小化啟動(dòng)期間的輸出紋波

    電子發(fā)燒友網(wǎng)站提供《最小化啟動(dòng)期間的輸出紋波.pdf》資料免費(fèi)下載
    發(fā)表于 08-26 11:44 ?0次下載
    <b class='flag-5'>最小化</b>啟動(dòng)期間的輸出紋波