0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Intel放棄FinFET晶體管轉(zhuǎn)向GAA晶體管 GAA工藝性能提升或更明顯

半導(dǎo)體動(dòng)態(tài) ? 來源:快科技 ? 作者:憲瑞 ? 2020-03-11 09:51 ? 次閱讀

Intel之前已經(jīng)宣布在2021年推出7nm工藝,首發(fā)產(chǎn)品是數(shù)據(jù)中心使用的Ponte Vecchio加速卡。7nm之后的5nm工藝更加重要了,因?yàn)镮ntel在這個(gè)節(jié)點(diǎn)會(huì)放棄FinFET晶體管轉(zhuǎn)向GAA晶體管。

隨著制程工藝的升級(jí),晶體管的制作也面臨著困難,Intel最早在22nm節(jié)點(diǎn)上首發(fā)了FinFET工藝,當(dāng)時(shí)叫做3D晶體管,就是將原本平面的晶體管變成立體的FinFET晶體管,提高了性能,降低了功耗。

FinFET晶體管隨后也成為全球主要晶圓廠的選擇,一直用到現(xiàn)在的7nm及5nm工藝。

Intel之前已經(jīng)提到5nm工藝正在研發(fā)中,但沒有公布詳情,最新爆料稱他們的5nm工藝會(huì)放棄FinFET晶體管,轉(zhuǎn)向GAA環(huán)繞柵極晶體管。

GAA晶體管也有多種技術(shù)路線,之前三星提到他們的GAA工藝能夠提升35%的性能、降低50%的功耗和45%的芯片面積,不過這是跟他們的7nm工藝相比的,而且是初期數(shù)據(jù)。

考慮到Intel在工藝技術(shù)上的實(shí)力,他們的GAA工藝性能提升應(yīng)該會(huì)更明顯。

Intel放棄FinFET晶體管轉(zhuǎn)向GAA晶體管 GAA工藝性能提升或更明顯

如果能在5nm節(jié)點(diǎn)跟進(jìn)GAA工藝,Intel官方承諾的“5nm工藝重新奪回領(lǐng)導(dǎo)地位”就不難理解了,因?yàn)镚AA工藝上他們也是比較早跟進(jìn)的。

至于5nm工藝的問世時(shí)間,目前還沒明確的時(shí)間表,但I(xiàn)ntel之前提到7nm之后工藝周期會(huì)回歸以往的2年升級(jí)的節(jié)奏,那就是說最快2023年就能見到Intel的5nm工藝。

責(zé)任編輯:wv

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • intel
    +關(guān)注

    關(guān)注

    19

    文章

    3478

    瀏覽量

    185656
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9609

    瀏覽量

    137659
  • FinFET
    +關(guān)注

    關(guān)注

    12

    文章

    247

    瀏覽量

    90106
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    晶體管的輸出特性是什么

    晶體管的輸出特性是描述晶體管在輸出端對(duì)外部負(fù)載的特性表現(xiàn),這些特性直接關(guān)系到晶體管在各種電路中的應(yīng)用效果和性能。晶體管的輸出特性受到多種因素
    的頭像 發(fā)表于 09-24 17:59 ?368次閱讀

    CMOS晶體管的尺寸規(guī)則

    CMOS晶體管尺寸規(guī)則是一個(gè)復(fù)雜且關(guān)鍵的設(shè)計(jì)領(lǐng)域,它涉及到多個(gè)方面的考量,包括晶體管性能、功耗、面積利用率以及制造工藝等。以下將從CMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?924次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)類型,它們在多個(gè)方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點(diǎn)、應(yīng)用場景等方面詳細(xì)闡述NMO
    的頭像 發(fā)表于 09-13 14:10 ?1689次閱讀

    CMOS晶體管和MOSFET晶體管的區(qū)別

    CMOS晶體管和MOSFET晶體管在電子領(lǐng)域中都扮演著重要角色,但它們在結(jié)構(gòu)、工作原理和應(yīng)用方面存在顯著的區(qū)別。以下是對(duì)兩者區(qū)別的詳細(xì)闡述。
    的頭像 發(fā)表于 09-13 14:09 ?1034次閱讀

    什么是單極型晶體管?它有哪些優(yōu)勢?

    單極型晶體管,也被稱為單極性晶體管場效應(yīng)晶體管(Field-Effect Transistor, FET),是一種在電子學(xué)中廣泛使用的半導(dǎo)體器件。它的工作原理基于電場對(duì)半導(dǎo)體材料導(dǎo)電
    的頭像 發(fā)表于 08-15 15:12 ?981次閱讀

    GaN晶體管和SiC晶體管有什么不同

    GaN(氮化鎵)晶體管和SiC(碳化硅)晶體管作為兩種先進(jìn)的功率半導(dǎo)體器件,在電力電子、高頻通信及高溫高壓應(yīng)用等領(lǐng)域展現(xiàn)出了顯著的優(yōu)勢。然而,它們在材料特性、性能表現(xiàn)、應(yīng)用場景以及制造工藝
    的頭像 發(fā)表于 08-15 11:16 ?580次閱讀

    GaN晶體管的基本結(jié)構(gòu)和性能優(yōu)勢

    GaN(氮化鎵)晶體管,特別是GaN HEMT(高電子遷移率晶體管),是近年來在電力電子和高頻通信領(lǐng)域受到廣泛關(guān)注的一種新型功率器件。其結(jié)構(gòu)復(fù)雜而精細(xì),融合了多種材料和工藝,以實(shí)現(xiàn)高效、高頻率和高功率密度的
    的頭像 發(fā)表于 08-15 11:01 ?818次閱讀

    芯片晶體管的深度和寬度有關(guān)系嗎

    一、引言 有關(guān)系。隨著集成電路技術(shù)的飛速發(fā)展,芯片晶體管作為電子設(shè)備的核心元件,其性能的優(yōu)化和制造技術(shù)的提升成為了行業(yè)關(guān)注的焦點(diǎn)。在晶體管的眾多設(shè)計(jì)參數(shù)中,深度和寬度是兩個(gè)至關(guān)重要的因
    的頭像 發(fā)表于 07-18 17:23 ?535次閱讀

    什么是達(dá)林頓晶體管?達(dá)林頓晶體管的基本電路

    達(dá)林頓晶體管(Darlington Transistor)也稱為達(dá)林頓對(duì)(Darlington Pair),是由兩個(gè)更多個(gè)雙極性晶體管其他類似的集成電路
    的頭像 發(fā)表于 02-27 15:50 ?4536次閱讀
    什么是達(dá)林頓<b class='flag-5'>晶體管</b>?達(dá)林頓<b class='flag-5'>晶體管</b>的基本電路

    三星擴(kuò)大與Arm合作,優(yōu)化下一代GAA片上系統(tǒng)IP

    三星方面確認(rèn),此舉目的在于提升無晶圓廠商使用尖端GAA工藝的可能性,并縮減新品開發(fā)周期及費(fèi)用。GAA被譽(yù)為下一代半導(dǎo)體核心技術(shù),使晶體管
    的頭像 發(fā)表于 02-21 16:35 ?712次閱讀

    晶體管的偏置定義和方式

    晶體管的偏置是指為了使晶體管正常工作,需要給晶體管的基極發(fā)射極加上適當(dāng)?shù)碾妷?,從而?b class='flag-5'>晶體管的工作點(diǎn)處于穩(wěn)定的狀態(tài)。
    的頭像 發(fā)表于 02-05 15:00 ?1760次閱讀
    <b class='flag-5'>晶體管</b>的偏置定義和方式

    性能翻倍的新型納米片晶體管

    IBM 的概念納米片晶體管在氮沸點(diǎn)下表現(xiàn)出近乎兩倍的性能提升。這一成就預(yù)計(jì)將帶來多項(xiàng)技術(shù)進(jìn)步,并可能為納米片晶體管取代 FinFET 鋪平道
    的頭像 發(fā)表于 12-26 10:12 ?585次閱讀

    晶體管是怎么做得越來越小的?

    FinFET結(jié)構(gòu),我們比較容易理解晶體管尺寸縮小的原理。如下圖所示:那么從20nm開始到3nm,晶體管的結(jié)構(gòu)都是FinFET的。結(jié)構(gòu)沒有變化的條件下,
    的頭像 發(fā)表于 12-19 16:29 ?595次閱讀
    <b class='flag-5'>晶體管</b>是怎么做得越來越小的?

    探討晶體管尺寸縮小的原理

    從平面晶體管結(jié)構(gòu)(Planar)到立體的FinFET結(jié)構(gòu),我們比較容易理解晶體管尺寸縮小的原理。
    發(fā)表于 12-02 14:04 ?1018次閱讀
    探討<b class='flag-5'>晶體管</b>尺寸縮小的原理

    晶體管是如何工作的?BJT和MOSFET晶體管區(qū)別

    晶體管的工作原理就像電子開關(guān),它可以打開和關(guān)閉電流。一個(gè)簡單的思考方法就是把晶體管看作沒有任何動(dòng)作部件的開關(guān),晶體管類似于繼電器,因?yàn)槟憧梢杂盟鼇泶蜷_關(guān)閉一些東西。當(dāng)然了
    發(fā)表于 11-29 16:54 ?647次閱讀
    <b class='flag-5'>晶體管</b>是如何工作的?BJT和MOSFET<b class='flag-5'>晶體管</b>區(qū)別