互聯(lián)結(jié)構(gòu)包括直通模式、只轉(zhuǎn)換模式、N-1互聯(lián)模式、N-M互聯(lián)模式。
1. 直通模式
當只有一個主設(shè)備和一個從設(shè)備使用AXI互聯(lián)時,AXI互聯(lián)不執(zhí)行任何轉(zhuǎn)換或流水線功能,AXI互聯(lián)結(jié)構(gòu)退化成直接的線連接。在這種模式下,沒有延遲,同時不消耗邏輯資源。
2. 只轉(zhuǎn)換模式
當連接一個主設(shè)備和一個從設(shè)備時,AXI互聯(lián)執(zhí)行不同的轉(zhuǎn)換和流水線功能:數(shù)據(jù)位寬轉(zhuǎn)換、時鐘速率轉(zhuǎn)換、AXI-Lite從適應、AXI-3從適應、流水線。在只轉(zhuǎn)換模式下,AXI互聯(lián)不包含仲裁、解碼或布線邏輯,但是可能產(chǎn)生延遲。
3. N-1互聯(lián)模式
N-1互聯(lián)模式是多個主設(shè)備訪問一個從設(shè)備,典型地,一個存儲器控制器,很顯然需要仲裁邏輯。這種情況下,AXI互聯(lián)不需要地址譯碼邏輯。在這種配置中,也可以執(zhí)行數(shù)據(jù)寬度和時鐘速率轉(zhuǎn)換。
4. 1-N互聯(lián)模式
1-N互聯(lián)結(jié)構(gòu)是一個主設(shè)備訪問多個存儲器映射的從外設(shè)。在這種模式下,AXI互聯(lián)不執(zhí)行仲裁。
5. N-M互聯(lián)模式
AXI互聯(lián)提供了一種共享地址多數(shù)據(jù)流拓撲結(jié)構(gòu),這種結(jié)構(gòu)包含稀疏的數(shù)據(jù)交叉開關(guān)連接、單線程寫和讀地址仲裁。
編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
Zynq中AXI4-Lite功能 AXI4-Lite接口是AXI4的子集,專用于和元器件內(nèi)的控制寄存器進行通信。
發(fā)表于 09-27 11:33
?8772次閱讀
的FPGA開始引入的一個接口協(xié)議(AXI3)。在ZYNQ中繼續(xù)使用,版本是AXI4,ZYNQ內(nèi)部設(shè)備都有AXI接口。
發(fā)表于 05-06 16:55
,ar)共用一組信號的接口(arw,w,b,r)。關(guān)于總線互聯(lián)的設(shè)計凡是設(shè)計中用到Axi4總線的設(shè)計總離不開總線互聯(lián)。在Xilinx FPGA使用中,VIvado針對
發(fā)表于 08-02 14:28
您可以將協(xié)議斷言與任何旨在實現(xiàn)AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI4流? 協(xié)議通過一系列斷言根據(jù)協(xié)議檢查測試接口的行為。
本指南
發(fā)表于 08-10 06:39
AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形??傮w而言,AXI-
發(fā)表于 09-23 11:20
?5996次閱讀
在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接
發(fā)表于 09-24 09:50
?5174次閱讀
ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯(lián)系這么密切?通過上面的
發(fā)表于 11-02 11:27
?4273次閱讀
學習內(nèi)容 近期設(shè)計需要用到AXI總線的IP,所以就對應常用的IP進行簡要的說明,本文主要對AXI互聯(lián)IP進行介紹。 基礎(chǔ)架構(gòu)IP 基礎(chǔ)的IP是用于幫助組裝系統(tǒng)的構(gòu)建塊?;A(chǔ)架構(gòu)IP往往
發(fā)表于 05-11 14:52
?6360次閱讀
AXI4 是一種高性能memory-mapped總線,AXI4-Lite是一只簡單的、低通量的memory-mapped 總線,而 AXI4-Stream 可以傳輸高速數(shù)據(jù)流。從字面意
發(fā)表于 07-04 09:40
?8304次閱讀
上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認AWVALID、AWREADY握手完成才能回復BVALID。為什么呢?
發(fā)表于 03-30 09:59
?1023次閱讀
AXI4 協(xié)議定義了五個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機制
發(fā)表于 05-08 11:37
?1173次閱讀
上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進行了說明,本文對AXI4接口的信號進行說明。
發(fā)表于 05-24 15:05
?1404次閱讀
從 FPGA 應用角度看看 AMBA 總線中的 AXI4 總線。
發(fā)表于 06-21 15:21
?2220次閱讀
本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因為這個協(xié)議在SoC、IC設(shè)計中應用比較廣泛。
發(fā)表于 01-17 12:21
?2066次閱讀
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令,具備獨立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序
發(fā)表于 07-18 09:17
?447次閱讀
評論