邏輯電平之特殊互連（總線保持、串聯(lián)阻尼電阻、熱插拔）

本篇主要介紹邏輯互連中的一些具有特殊功能的互連。這些特殊功能包括總線保持、串聯(lián)阻尼電阻、熱插拔等。

1、總線保持(Bus Hold)

假設(shè)初始狀態(tài)為輸入端和輸出端均為高電平，反饋電路沒有電流流過。如果輸入端的驅(qū)動源停止驅(qū)動，輸入端可憑借反饋電路保持高電平，反饋電路上流過的電流為漏電流(IOZ)，一般僅為幾毫安。

輸入端可由內(nèi)部反饋電路保持輸入端最后的確定狀態(tài)，可以防止因輸入端浮空的不確定而導(dǎo)致器件振蕩自激損壞；輸入端無需外接上拉或下拉電阻，節(jié)省PCB空間，降低了器件成本開銷和功耗。

針對總線保持功能，可參見TI Application Note：System Considerations For Using Bus-hold Circuits To Avoid Floating Inputs。器件型號中帶“H”的一般都具有總線保持功能，如AXCH, ALVTH, LVTH, LVCH, ALVCH, AVCH, ABTH等。

2、串聯(lián)阻尼電阻（series damping resistors）

輸出端加入串聯(lián)阻尼電阻可以限流，有助于降低信號上沖/下沖噪聲，消除線路振鈴，改善信號質(zhì)量。對于單向驅(qū)動器件，串聯(lián)電阻加在其輸出端；對于雙向的收發(fā)器件，串聯(lián)電阻加在兩邊的輸出端。

3、熱插拔

上電/掉電三態(tài)（PU3S，Power up/power down 3-state）即熱拔插性能。根據(jù)級別的不同，熱插拔可分為四個等級：

級別0：完全不支持熱插拔，插拔前必須先關(guān)斷電源。絕大多數(shù)的邏輯器件都不支持熱插拔（如AC/ACT/AHC/AHCT/ALS/ALVC/AS/F/HC/HCT/HSTL/LS/S/SSTL/TTL等）。

級別1：支持局部掉電(Partial-Power-Down)，器件掉電時，關(guān)斷接口通道的電源，以免接口信號的電流倒灌到電源引腳，損壞器件。但插拔前，主系統(tǒng)必須先暫停接口信號的傳輸。級別1要求接口器件支持Ioff特性（如AVC/LV/LVC/GTL等）。

級別2：支持熱插拔(Hot Insertion)。除了級別1支持的功能外，還可以防止插拔時可能產(chǎn)生的總線沖突。要求接口器件支持Ioff、PU3S(Power Up 3-State)（ABT/ALVT/LVT）。

級別3：支持在線插拔(Live Insertion)。除了級別2支持的功能外，還能保證單板插拔時接口總線的數(shù)據(jù)不受影響。要求接口器件支持Ioff、PU3S、BIAS VCC特性（如GTLP）。

針對級別1，具有Ioff特性的CMOS器件輸出端口增加了一個關(guān)斷二極管。當(dāng)邏輯器件掉電時，VCC為零，但輸入/輸出端口仍和其他處于工作狀態(tài)的器件相連，端口上還存在一定的電流，如果器件端口不包含關(guān)斷二極管，該端口電流將通過PMOS管的寄生二極管流入VCC引腳。而關(guān)斷二極管的作用就是阻斷該通路。關(guān)斷二極管處于PMOS和VCC之間，在NMOS和GND之間不需要，因為NMOS的寄生二極管已經(jīng)起到了關(guān)斷二極管的作用了。

Ioff參數(shù)是指，當(dāng)器件掉電后，即VCC=0，輸入或輸出端口通過關(guān)斷二極管的泄露通道，能流入VCC引腳的最大電流為1uA。

針對級別2，支持PU3S的接口器件（3-STATE OUTPUTS），在VCC上電完成之前，輸出端口保持為高阻態(tài)而不對任何輸入信號作響應(yīng)。

在PU3S結(jié)構(gòu)中，R1和R2構(gòu)成分壓電路，使M1只有在VCC的電平超過閾值后才能導(dǎo)通，因此在VCC上電的過程中，節(jié)點2保持為高電平，驅(qū)動PU3S輸出低電平，VCC上電完成后，M1導(dǎo)通，節(jié)點2變?yōu)榈碗娖?，?qū)動PU3S輸出高電平，器件輸出端開始正常工作。

單板熱插拔時，對接口器件輸出狀態(tài)的控制很有必要（因為接口器件的輸出是后端控制電路的輸入，為了保證控制時序正常，需控制好接口器件的輸出）。根據(jù)VCC上電的步驟，該過程分為三個階段：Ioff階段、PU3S階段、OE#控制階段。

Ioff階段：VCC=0，Ioff結(jié)構(gòu)利用關(guān)斷二極管阻斷輸出端口與VCC之間的通道；

PU3S階段：VCC上電過程，PU3S結(jié)構(gòu)使輸出端口呈高阻態(tài)；

OE#控制階段：VCC上升達到閾值后，PU3S釋放對輸出端口的控制權(quán)，交由OE#控制。

PU3S階段和OE#控制階段存在一個重合區(qū)，其目的是確保接口器件對輸出信號的完全控制，在設(shè)計中，最好將OE#上拉到VCC。

在PU3S結(jié)構(gòu)中，由于寄生電容C1、C2的存在，當(dāng)VCC上電過快時，PU3S結(jié)構(gòu)不能正常工作，因此，在支持PU3S特性的邏輯器件datasheet中，都會有對上電速率的要求：Δt/ΔV。

NXP的74LVC4245A的要求（詳細可參看datasheet）

TI的SN74LVC8T245的要求（詳細可參看datasheet）

針對級別3，Ioff和PU3S實現(xiàn)了對接口器件的硬件保護，但并不能保護接口總線上正在傳輸?shù)臄?shù)據(jù)。利用BIAS VCC結(jié)構(gòu)可預(yù)充電待插入單板的輸入/輸出接口，避免對正處在工作中的總線構(gòu)成干擾。

接口器件的引腳都存在一定的容性，而電容的作用是阻礙電平的變化，單板插入時，單板上接口器件的引腳電容傾向于將信號電平拉低，待電容充電完畢后，信號電平才得以恢復(fù)。

BIAS VCC相關(guān)的參數(shù)有BIAS VCC和ICC(BIAS VCC預(yù)充電電路的電流）。要求BIAS VCC（預(yù)充電電路的電源）先于VCC上電。

BIAS VCC結(jié)構(gòu)對信號連接器的選型有一定要求，要求接口器件的BIAS VCC和GND引腳先和背板連接器相連，以便實現(xiàn)預(yù)充電。應(yīng)選擇長短針結(jié)構(gòu)的連接器。

以上就是針對總線保持、串聯(lián)阻尼、熱插拔等特殊功能的邏輯互連，詳細的資料可參見TI等廠家的相關(guān)應(yīng)用筆記。

編輯：hfy