在系統(tǒng)中采用低端驅(qū)動(dòng)器的常見應(yīng)用介紹

本應(yīng)用筆記介紹了一些在系統(tǒng)中采用低端驅(qū)動(dòng)器的常見應(yīng)用。這些電源變壓器的驅(qū)動(dòng)器涉及隔離的柵極MOSFET。將包括必要的計(jì)算以及圖形數(shù)據(jù)，以更好地展示所做的評(píng)估。

在許多中低功率應(yīng)用中，低側(cè)（接地參考）MOSFET由PWM控制IC的輸出引腳驅(qū)動(dòng)，以切換感性負(fù)載。如果PWM輸出電路可以以可接受的開關(guān)時(shí)間驅(qū)動(dòng)MOSFET而不會(huì)耗散過(guò)多功率，則此解決方案是可以接受的。隨著系統(tǒng)功率需求的增長(zhǎng)，開關(guān)和相關(guān)驅(qū)動(dòng)電路的數(shù)量也隨之增加。隨著控制電路復(fù)雜度的增加，由于接地和噪聲問(wèn)題，IC制造商省略板載驅(qū)動(dòng)器變得越來(lái)越普遍。

當(dāng)重要的是提高效率和提高電源VIN密度時(shí)，越來(lái)越多地使用同步整流器（SR）代替標(biāo)準(zhǔn)整流器。隔離式功率
級(jí)通常在每個(gè)整流支路中提供數(shù)十安培的電流，以并聯(lián)兩個(gè)或多個(gè)低阻MOSFET，這些器件需要電流脈沖達(dá)到幾安培才能在所需的100ns以下時(shí)間切換器件。外部驅(qū)動(dòng)器可以提供這些高電流脈沖，并提供一種實(shí)現(xiàn)時(shí)序以消除直通并優(yōu)化效率以控制SR操作的方法。此外，驅(qū)動(dòng)器可以將邏輯控制電壓轉(zhuǎn)換為最有效的MOSFET驅(qū)動(dòng)電平。

低端驅(qū)動(dòng)器還用于驅(qū)動(dòng)變壓器，這些變壓器提供隔離的MOSFET柵極驅(qū)動(dòng)電路或跨電源隔離邊界的通信。在這些應(yīng)用中，需要驅(qū)動(dòng)程序來(lái)處理特定于變壓器驅(qū)動(dòng)的問(wèn)題，這將在后面討論。

低端驅(qū)動(dòng)程序似乎是一個(gè)平凡的話題。關(guān)于這一主題已經(jīng)寫了幾篇論文。盡管通常將其表示為理想的電壓源，它可以提供或吸收由電路的串聯(lián)阻抗確定的電流，但實(shí)際上，驅(qū)動(dòng)器可用的電流受到分立或集成電路設(shè)計(jì)的限制。本說(shuō)明從應(yīng)用程序的角度回顧了驅(qū)動(dòng)程序的基本要求，然后研究了在實(shí)驗(yàn)室工作臺(tái)上測(cè)試和評(píng)估驅(qū)動(dòng)程序當(dāng)前功能的方法。

鉗位電感開關(guān)

圖1中的簡(jiǎn)化升壓轉(zhuǎn)換器提供了具有鉗位電感負(fù)載的典型電源電路的原理圖。當(dāng)MOSFET Q導(dǎo)通時(shí)，輸入電壓VIN施加在電感L兩端，電流以線性方式上升，以將能量存儲(chǔ)在電感中。當(dāng)MOSFET關(guān)斷時(shí)，電感器電流流過(guò)二極管D1，并在電壓VDC時(shí)將能量傳遞到COUT和RLOAD。假定電感器足夠大，以在開關(guān)間隔期間保持電流恒定。

簡(jiǎn)化的升壓轉(zhuǎn)換器

MOSFET導(dǎo)通成為鉗位電感負(fù)載的電路波形如圖2所示。

MOSFET在感性負(fù)載下導(dǎo)通

圖3表示在MOSFET導(dǎo)通過(guò)程的各個(gè)時(shí)間間隔內(nèi)激活的柵極電流路徑。

MOSFET導(dǎo)通期間的電流路徑

RG表示MOSFET內(nèi)部柵極電阻與任何串聯(lián)柵極電阻的串聯(lián)組合。RHI代表驅(qū)動(dòng)器的內(nèi)部電阻，其有效值在整個(gè)開關(guān)間隔內(nèi)都會(huì)變化。

同步整流器操作

用作同步整流器（SR）的MOSFET的開關(guān)間隔與鉗位感性負(fù)載的情況明顯不同。圖4顯示了一個(gè)簡(jiǎn)化的正激轉(zhuǎn)換器功率級(jí)，它具有一個(gè)同步整流器QSR代替了續(xù)流二極管。

簡(jiǎn)化正激轉(zhuǎn)換器

在此示例中，控制電路生成的SR信號(hào)越過(guò)隔離邊界，以使同步整流器QSR保持導(dǎo)通狀態(tài)，而Q1處于斷開狀態(tài)。但是，SR信號(hào)應(yīng)命令QSR在Q1導(dǎo)通之前將其關(guān)閉，以向變壓器施加正電壓。圖5顯示了四個(gè)時(shí)間間隔，用于說(shuō)明同步整流器的關(guān)斷順序。

SR MOSFET關(guān)斷

在關(guān)斷之前，MOSFET通過(guò)電阻通道RDS傳導(dǎo)負(fù)載電流IL，并且漏極至源極的電壓為負(fù)。在圖7（a）中，驅(qū)動(dòng)器的輸出為低電平，并且CGD和CGS的組合在以下給定的時(shí)間間隔內(nèi)并行放電：

t_ {off} =分?jǐn)?shù){Q_ {Q，SR}} {I_ {G}}

其中，將[tex] Q_ {Q，SR} [/ tex]定義為：

Q_ {Q，SR} =（C_ {GS} + C_ {GD，SR}）。V_ {DD}

離散或集成驅(qū)動(dòng)器

可以使用作為預(yù)設(shè)計(jì)模塊的離散晶體管或集成電路解決方案來(lái)設(shè)計(jì)外部驅(qū)動(dòng)器。要選擇解決方案，設(shè)計(jì)人員必須評(píng)估競(jìng)爭(zhēng)的尺寸，功能，成本以及要涵蓋的應(yīng)用程序的整體范圍。無(wú)論選擇哪種驅(qū)動(dòng)程序，都有一些共同的要求。集成或離散設(shè)計(jì)的驅(qū)動(dòng)器需要一個(gè)本地旁路電容器來(lái)提供在開關(guān)間隔期間傳送的高電流脈沖，并且可能在驅(qū)動(dòng)器和PWM電源VDD之間包括一個(gè)電阻。通常，驅(qū)動(dòng)器靠近MOSFET柵極-源極連接時(shí)影響最大，以最大程度地減小寄生電感和電阻效應(yīng)。

可以使用雙極型晶體管設(shè)計(jì)離散解決方案，如圖6所示。NPN/ PNP圖騰柱具有由PWM輸出驅(qū)動(dòng)的同相配置。該電路可防止雙極性階段的直通，因?yàn)橐淮沃挥幸粋€(gè)圖騰柱器件可以正向偏置。在雙極共射極配置中，驅(qū)動(dòng)信號(hào)必須具有快速邊沿以提供快速切換，并且應(yīng)注意，MOSFET柵極在高電平或低電平時(shí)未歐姆連接至電源軌。

分立雙極晶體管驅(qū)動(dòng)電路

圖7所示的PMOS / NMOS版本具有自然反相功能，因此需要反相器遵循PWM信號(hào)極性。該電路提供了軌到軌操作，但是直通是設(shè)計(jì)中必須考慮的問(wèn)題，因?yàn)楫?dāng)公共柵極節(jié)點(diǎn)電壓處于VDD范圍的中間部分時(shí)，兩個(gè)器件都可以導(dǎo)通。

使用分立驅(qū)動(dòng)器方法會(huì)導(dǎo)致更多的組件，這需要更多的PCB板空間以及更多的組裝和測(cè)試時(shí)間。較高的組件數(shù)量可能導(dǎo)致更多的采購(gòu)成本和可靠性問(wèn)題。如果輸入信號(hào)來(lái)自邏輯電路或低壓PWM，則分立驅(qū)動(dòng)器需要附加電路以將邏輯電平轉(zhuǎn)換為電源驅(qū)動(dòng)電平。

集成電路驅(qū)動(dòng)器除了具有大的脈沖電流能力外，還具有其他重要優(yōu)勢(shì)。采用3x3mm封裝的新型集成雙驅(qū)動(dòng)器和采用2x2mm封裝的單個(gè)驅(qū)動(dòng)器包括用于散熱的散熱墊。與分立式解決方案相比，這些器件所需的電路板空間更少，同時(shí)具有增強(qiáng)的散熱性能，因此非常適合于最密集的電源設(shè)計(jì)。集成到設(shè)備中的功能（例如使能功能和UVLO）可簡(jiǎn)化使用并減少組件級(jí)設(shè)計(jì)。為驅(qū)動(dòng)器提供與TTL兼容的輸入閾值已成為慣例，該閾值可以接受從邏輯電平信號(hào)到器件VDD范圍的輸入。利用CMOS輸入閾值（2/3 VDD =高，1 / 3VDD =低）的驅(qū)動(dòng)器可以幫助減輕噪聲問(wèn)題或在驅(qū)動(dòng)器的輸入端設(shè)置更準(zhǔn)確的時(shí)序延遲。

結(jié)論

低端驅(qū)動(dòng)器用于驅(qū)動(dòng)功率MOSFET，其應(yīng)用包括鉗位感性負(fù)載開關(guān)，同步整流器電路和脈沖/柵極變壓器驅(qū)動(dòng)電路。在重要的MOSFET開關(guān)間隔期間，已經(jīng)詳細(xì)介紹了柵極驅(qū)動(dòng)電流與MOSFET開關(guān)和過(guò)渡間隔的關(guān)系。潛在的驅(qū)動(dòng)程序解決方案；包括分立組件，集成的PMOS / NMOS和復(fù)合驅(qū)動(dòng)器在內(nèi)的組件均經(jīng)過(guò)檢查。強(qiáng)調(diào)了各種驅(qū)動(dòng)器電路的一些非理想特性。

沒(méi)有一個(gè)簡(jiǎn)單的統(tǒng)一方法來(lái)表征多種可用驅(qū)動(dòng)器的輸出電流吸收和輸出能力。本注釋中介紹的測(cè)試電路可用于研究分立和集成電路驅(qū)動(dòng)器的VOUT與IOUT能力，從而能夠評(píng)估和比較各種應(yīng)用中的驅(qū)動(dòng)器。

編輯：hfy