高速線路PCB設(shè)計(jì)：傳輸線效應(yīng)

在高速線路中，由于傳輸線阻抗變化的問題，會有一部分的信號能量被反射，假設(shè)信號是一個跑步的人，人從A端想要跑到B端，在人經(jīng)過線路每一塊的導(dǎo)體時都會改變其電壓值，一開始他在阻抗為50Ω的線路上跑，碰到過孔時阻抗的變化會產(chǎn)生讓其速度變慢并產(chǎn)生一定的反彈，一直到終端為1MΩ時，此時幾乎帶著100%的能量被反彈回A端，反彈到A端時，由于A端為25Ω，會有一部分能量被留住，一部分能量被反彈，反彈的能量約為初始值的1/3。而這1/3的信號再次到達(dá)B端后，又會被反射，以此類推。在示波器上可以看到信號的上升沿和下降沿產(chǎn)生振蕩直至能量減弱信號幅度隨之減小。

基于上述模型，傳輸線會對整個電路設(shè)計(jì)帶來一下效應(yīng)：

反射信號、延時和時序錯誤、多次跨越邏輯電平門限錯誤、過沖與下沖、串?dāng)_、電磁輻射

信號輪廓失真

信號在接收端將被反射，信號輪廓將失真。失真變形的信號對噪聲的敏感性、EMI若顯著增加，這可能會造成整改系統(tǒng)的失效。

反射信號產(chǎn)生的主要原因：過長的布線、未進(jìn)行阻抗匹配的接收端、未進(jìn)行阻抗匹配的傳輸線（由于過量電容、電感的阻抗失配）

信號延時

信號在邏輯電平的高、低門限之間變化時，信號遲滯不跳變。過多的信號延時可能導(dǎo)致時序錯誤和元器件功能混亂，通常在多個接收端時會出現(xiàn)問題。

信號延時產(chǎn)生的主要原因：驅(qū)動過載、布線過長

信號電平錯誤

信號的振蕩發(fā)生在邏輯電平門限附近，在跳變的過程中可能多次跨越邏輯電平門限，導(dǎo)致邏輯功能紊亂。

信號過沖與下沖

布線太長或信號變化太快都可以導(dǎo)致過沖與下沖發(fā)生，雖然大多數(shù)芯片器件接收端有輸入保護(hù)二極管，但有時這些過沖電平會遠(yuǎn)遠(yuǎn)超過器件的電壓范圍，導(dǎo)致器件損壞。

信號串?dāng)_

在一根信號線上有信號通過時，與之相鄰的信號線上會感應(yīng)出相關(guān)信號，異步信號和時鐘信號更容易產(chǎn)生串?dāng)_。

解決串?dāng)_的方法：移開發(fā)生串?dāng)_的信號或屏蔽被嚴(yán)重干擾的信號。信號距離地平面越近，或者加大線間距，都可以減少串?dāng)_的發(fā)生。

電磁輻射

電流流過導(dǎo)體會產(chǎn)生磁場。在電磁干擾(EMI)中，包括產(chǎn)生過量的電磁輻射和對電磁輻射的敏感性兩個方面。數(shù)字系統(tǒng)處理快速的時鐘和周期轉(zhuǎn)換率，在系統(tǒng)運(yùn)行時會向周圍環(huán)境輻射電磁波，從而使周圍環(huán)境中正常工作的電子設(shè)備收到干擾，而模擬電路，由于本身的高增益，會成為易受影響的電路。

EMI產(chǎn)生的主要原因是電路工作頻率太高及布局、布線不合理。

審核編輯 ：李倩