射頻微波電路中的電源去耦旁路電容的使用

前言

可能大伙兒看到“電源旁路電容為何要選擇0.1uF 10uF？”這個(gè)標(biāo)題，已經(jīng)準(zhǔn)備好50米大砍刀，擼起了袖子準(zhǔn)備開(kāi)噴啦

對(duì)于電容這個(gè)名詞，相信咱們做電路的朋友（或者說(shuō)學(xué)過(guò)模電，電路分析的童鞋們）再熟悉不過(guò)了，其或?yàn)楦糁蓖ń?，或?yàn)槠ヅ洌驗(yàn)榕月?，或?yàn)?a target="_blank">傳感器，或?yàn)?a href="http://ttokpm.com/tags/dac/" target="_blank">DAC全二進(jìn)制權(quán)重的電容陣列等等，基本上在有源電路與系統(tǒng)中99.99%的概率都會(huì)用到電容。

在微波射頻網(wǎng)《3D動(dòng)畫(huà)+動(dòng)圖|詳解電容工作原理》一文中，詳細(xì)展開(kāi)了關(guān)于電容的一些原理和基本用法，大家感興趣可以前去進(jìn)一步學(xué)習(xí)。本文主要集中討論下射頻微波電路中的電源去耦旁路電容的使用，根據(jù)筆者的理解去討論回答下面兩個(gè)問(wèn)題：

（1）在射頻電路中，為什么電源需要加旁路電容？

（2） 針對(duì)射頻電源端的旁路電容我們又該如何選擇呢，是不是直接用常見(jiàn)到的0.1uF,10uF的組合就可以了呢？

電源端加旁路電容的作用

我們知道，射頻電路最終需要外部提供一個(gè)直流電源供電，這個(gè)直流電源與射頻芯片內(nèi)部的晶體管或者場(chǎng)效應(yīng)管的基極（柵極）或者集電極（漏極）直接相連，一方面，由于電源具有一定的紋波，往往會(huì)導(dǎo)致射頻信號(hào)受到調(diào)制，表現(xiàn)出一定的信號(hào)惡化，更有甚者導(dǎo)致電路不穩(wěn)定；另一方面，電路里面的射頻信號(hào)看到電源端的等效輸入阻抗極小，這便導(dǎo)致射頻信號(hào)直接傳輸?shù)搅穗娫吹牡囟?，使輸出射頻信號(hào)大打折扣；最后便是各個(gè)模塊之間，通過(guò)電源線相互耦合，導(dǎo)致射頻模塊電路性能惡化。

相信做過(guò)電路的童鞋們一定閱讀過(guò)由日本鈴木雅臣寫(xiě)的《晶體管電路設(shè)計(jì)（上）（下）》一書(shū)，該書(shū)可為學(xué)做實(shí)際模擬電路的寶典，在書(shū)中有這么一段話，我這里給摘抄下來(lái)。

因此在電源端加載旁路電容，不管是在模擬電路還是數(shù)字電路，都是十分必要的。

旁路電容的高頻特性

既然在電源端加載旁路電容十分必要，那么我們?cè)O(shè)計(jì)的時(shí)候怎么加載，加載多少旁路電容合適呢？？？

首先，我們知道電容的阻抗公式為：

那么在實(shí)際電路中，我們往往采用的多個(gè)旁路電容，這個(gè)時(shí)候一些小機(jī)靈就會(huì)問(wèn)，豈不是就可以用一個(gè)來(lái)代替了？

乍一看上面的等效電路沒(méi)毛病，至少?gòu)臄?shù)學(xué)層面上來(lái)看似乎無(wú)懈可擊，那么我們是不是就可以直接用一個(gè)電容值與兩個(gè)并聯(lián)電容值相同的電容來(lái)等效兩個(gè)并聯(lián)了呢？

從物理層面上來(lái)看，實(shí)際的電容是由寄生電阻，寄生電感，電容串聯(lián)而成，如下圖所示

因此我們可以得到如下所示的電容的頻率響應(yīng)函數(shù)曲線，當(dāng)電容工作在自諧振頻率時(shí)，電容的阻抗為純實(shí)部，低于自諧振頻率時(shí)呈現(xiàn)容性，高于自諧振頻率時(shí)，電容變成了電感變現(xiàn)為感性。

因此，如果我們?nèi)绻皇窃陔娫瓷现患虞d一個(gè)電容，勢(shì)必只能在比較窄的帶寬內(nèi)可以實(shí)現(xiàn)良好的旁路濾波效果（在一定帶寬內(nèi)對(duì)射頻信號(hào)呈低阻狀態(tài)），正如《晶體管電路設(shè)計(jì)》一書(shū)中講到，由于電容的寄生效應(yīng)，為了得到寬帶內(nèi)旁路濾波效果，我們一般至少需要加兩個(gè)容值有差異的電容并聯(lián)到電源線。

然而，同樣在鈴木雅臣的《晶體管電路設(shè)計(jì)》一書(shū)中并沒(méi)有給出這兩個(gè)容值一般差多少，書(shū)中倒是給出了一個(gè)實(shí)例，截圖如下所示：

書(shū)中的電源旁路電容，選擇了10uF和0.1uF，這樣兩個(gè)電容的容值比達(dá)到了100:1，這個(gè)時(shí)候，這樣的示例在實(shí)際使用時(shí)往往又會(huì)存在一些問(wèn)題，那到底是什么問(wèn)題呢，我們下一小部分再來(lái)討論。

電源旁路電容的選擇

承接上一小節(jié)的問(wèn)題，我們討論到了，旁路電容的比值問(wèn)題，如果兩電容差值過(guò)大會(huì)惹來(lái)一些不必要的麻煩，那么到底是啥麻煩呢？？？”。

首先我們先看一個(gè)由英飛凌公司給出的一個(gè)數(shù)據(jù)手冊(cè)《Infineon-AN1032_Using_Decoupling_Capacitors-ApplicationNotes-v05_00-EN》，英飛凌想必大家都熟悉吧，全球功率半導(dǎo)體市場(chǎng)的市占率約為19%，排名第一，2020年4月，英飛凌以90億歐元成功收購(gòu)美國(guó)同行賽普拉斯（Cypress），讓其實(shí)力更是傲視群雄。那么其官網(wǎng)給出的關(guān)于旁路去耦電容的相關(guān)數(shù)據(jù)手冊(cè)想必對(duì)我們還是有一定幫助的，在文中其提到了22nF電容和100pF的等效電路如下圖所示：。

我們期望當(dāng)22nF的電容和100pF的電容并聯(lián)后得到如下實(shí)線所示的效果：

然而現(xiàn)實(shí)是當(dāng)22nF的電容和100pF的電容并聯(lián)后，得到了如下實(shí)線所示的效果：

所以殘酷的現(xiàn)實(shí)告訴我們，原本并聯(lián)兩個(gè)電容是想得到一個(gè)阻抗相對(duì)較低的，寬帶的平滑曲線，但是現(xiàn)實(shí)是打臉的，在并聯(lián)完了22nF與100pF的電容后，在其原來(lái)的兩個(gè)電容的阻抗曲線交疊處出現(xiàn)了一個(gè)阻值極大值諧振點(diǎn)，這也導(dǎo)致這樣組合并不合適于電源濾除高頻的一些信號(hào)到地。

那么該如何選擇旁路電容值呢？且看手冊(cè)中的說(shuō)明，如下

也就是說(shuō)，我們最好采用的旁路電容值的間隔不要太遠(yuǎn)，最好是能夠把容值之比控制在2:1之內(nèi)。有圖有真相，下面給出手冊(cè)中將原來(lái)的20nF與100pF并聯(lián)，改成20nF和10nF電容并聯(lián)后的的阻抗-頻率響應(yīng)曲線圖：

因此，后面如果要做好電路電源的濾波，旁路電容的選擇要慎重又慎重，特別是看過(guò)上一篇射頻問(wèn)問(wèn)RF測(cè)試專欄里面由J博客主寫(xiě)作的《PA的包絡(luò)跟蹤電源》一文，也提到了在功率放大器設(shè)計(jì)的時(shí)候，去耦和濾波一定要小心考慮。

好了，看到這里大伙心中是不是對(duì)電源旁路電容的使用原則有點(diǎn)點(diǎn)感覺(jué)了，

似乎明白的點(diǎn)在于：

1. 對(duì)電源加載旁路電容，由于寄生效應(yīng)，我們常常采用兩個(gè)以上的并聯(lián)電容，用以提高其工作帶寬；

2. 兩個(gè)電容的電容比盡量控制在2：1。

這個(gè)時(shí)候，我們隨便打開(kāi)一些射頻微波芯片數(shù)據(jù)手冊(cè)，我看一些微波毫米波數(shù)據(jù)手冊(cè)上面給的芯片外圍參考旁路電容并非我們所述的2:1的比例，比如這樣的：

（某Ka波段LNA旁路電容選取值推薦）

（某W波段LNA旁路電容選取值推薦）

這個(gè)時(shí)候手機(jī)旁邊的你是不是又犯難了，這個(gè)旁路電容到底該咋選取?。。。?/p>

好了，筆者這里給出一些自家敝帚般的觀點(diǎn)，如果說(shuō)得不對(duì)的地方，歡迎留言或者到群里來(lái)和大家一起交流探討

1. 針對(duì)板級(jí)射頻電路的電源旁路電容的選擇與布局

小電容盡量靠近芯片，大小電容的值最好是按照芯片數(shù)據(jù)手冊(cè)的推薦值來(lái)，如下圖示例所示：

如果按照數(shù)據(jù)手冊(cè)的旁路測(cè)試得到的電路在低頻仍有振蕩，不妨考慮在小電容C_baypass1上面串聯(lián)一個(gè)小電阻R1，比如下圖所示：

在上文所述的英飛凌的那個(gè)數(shù)據(jù)手冊(cè)之所以會(huì)存在并聯(lián)后的一個(gè)諧振尖峰的原因，主要是兩個(gè)電容的響應(yīng)曲線交疊處的各自的電阻都比較大。因此，如果我們?cè)谂月冯娙葜械哪骋粋€(gè)低寄生電阻的那個(gè)小電容上面串聯(lián)一個(gè)小電阻，那么整個(gè)電源的旁路針對(duì)某一頻率的等效電阻就會(huì)與最小的那個(gè)電阻值接近，當(dāng)我們?nèi)藶榈卦O(shè)計(jì)一個(gè)小電阻后，便可以盡量規(guī)避掉諧振尖峰阻抗。

2.針對(duì)芯片級(jí)射頻電路的電源旁路電容的選擇與布局

芯片級(jí)的旁路電容，主要還是需要注意電容自諧振頻率的位置，盡可能地把最小的電容的自諧振頻率推到工作頻率以外，同樣如果仍舊無(wú)法解決低頻諧振，可以嘗試上文提到的方案，得到如下圖所示的電源旁路電路結(jié)構(gòu)：

當(dāng)然，第一級(jí)扇形電容還可以用多層傳輸線包夾射頻地的平板形式的電容代替，或許大伙還有更多想法和技巧，歡迎留言或者入群交流。

本期內(nèi)容就到這里，希望沒(méi)有浪費(fèi)大家伙的時(shí)間，能有所獲。

——END——《射頻微波芯片設(shè)計(jì)》系列文章將持續(xù)更新，安排如下圖所示：

審核編輯 ：李倩