0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

差分線是如何去定義的呢

冬至配餃子 ? 來源:信號完整性學(xué)習(xí)之路 ? 作者:廣元兄 ? 2022-08-16 09:46 ? 次閱讀

整個基礎(chǔ)知識體系中,差分線(對)是很難搞的部分,卻是最常用的部分。說到差分線基礎(chǔ)知識,里面的概念很多,記得剛接觸的時候,奇模&共模有時候會搞不清楚。話不多說,直接上圖:

poYBAGL69aeAQZyZAACX7a23Cv8879.png

1、概念

差分線從理論上說,可以是任意兩根傳輸線。

最初的時候,曾有疑惑:距離很遠(yuǎn)的兩根傳輸線呢?實際工作中,很多高速線都是差分線,更多的是利用其抗干擾的能力。既然講到抗干擾,那是不是盡量保證兩根線的周圍環(huán)境一致。

所以,差分線的定義:兩條存在耦合且平行等長的兩根傳輸線,用來傳輸相位差180度的信號。

2、差分阻抗

差分線本身沒有什么特別,決定它們特性的是這兩條傳輸線上的信號傳輸方式。差分線除了傳輸差分信號,還有共模信號,前一種是大小相等方向相反的驅(qū)動電壓,后一種是相等方向相同的驅(qū)動電壓。

為了方便理解,針對差分阻抗的特性,搭建相關(guān)鏈路:

pYYBAGL69dOAdZAiAAEwPpWgD_0095.png

Vdiff = V1–V2 Vdiff 表示差分線號

Vcomm= (V1+V2) Vcomm表示共模信號

V1表示線1相對于其返回路徑的信號電壓

V2表示線2相對于其返回路徑的信號電壓

仿真結(jié)果看出:相同電平的幅值,差分線的峰峰值是單端線的兩倍。單端線的基準(zhǔn)是地平面,外界的干擾差異會很大;而差分線的基準(zhǔn)是彼此,對共模干擾有很好的抑制。

差分線最重要的電特性就是對差分信號的阻抗,稱為差分阻抗。

以Z=V/I來推算:

pYYBAGL69emAEtk6AAAVVOBvX7c495.png

Z0單端信號線的特性阻抗

差分阻抗還可以看成兩條單端信號線等效阻抗的串聯(lián):

Zdiff = Z0 +Z0 = 2 x Z0

Zdiff 表示兩條信號線之間的等效阻抗(即差分阻抗)

Z0 表示每條信號線與返回路徑之間的阻抗

上面計算方法可以得出差分阻抗,由差分阻抗引出兩種模態(tài):

pYYBAGL69fqAfrd7AADmwXA88VE340.png

奇模阻抗

奇模阻抗與差分阻抗有直接的關(guān)系。差分阻抗是差分信號受到的阻抗,奇模阻抗是傳輸線處于奇模狀態(tài)時每條信號線的阻抗。

偶模阻抗

共模信號使差分對處于偶模狀態(tài)。當(dāng)傳輸線上傳播共模信號時,此時每條線的特性阻抗稱為偶模特性阻抗。

對于共模信號而言,阻抗是每條線特性阻抗的并聯(lián)。兩個偶模阻抗的并聯(lián)阻值:

pYYBAGL69hCARIfKAAAeadi0uFs869.png

Zcomm表示共模阻抗

Zeven表示當(dāng)差分對處于偶模狀態(tài)時每條線的特性阻抗

poYBAGL69i2APGmAAAA0ToPzUMs858.png

信令方案有多種,最常用的就是LVDS低壓差分信號。

poYBAGL69kCAHvQ4AAAcxuHrKeQ228.png

需要注意的是:LVDS 信號不僅有差分信號還有共模信號,只不過默認(rèn)共模信號是沒有變化的直流。

除了常規(guī)的線寬線距,介質(zhì)厚度等因素對差分阻抗的影響。最近有寫阻焊相關(guān)的發(fā)明,發(fā)現(xiàn)隨著阻焊層厚度的增加,緊耦合的情況下,阻焊層對奇模阻抗影響比較大,差分阻抗偏離值高達(dá)10%。設(shè)計表面層信號線差分阻抗時要考慮阻焊層的原因,這也是為什么差分線建議走內(nèi)層的原因之一。

poYBAGL69lGAKSZfAAAsOf_PZ0Y523.png

上面講的概念都是無耦合的情況,如果考慮耦合,就引入了共模干擾的問題。

3、耦合

寫到耦合的時候,想起之前有和同事聊過:關(guān)于差分線,因為相互耦合,一條線的返回路徑可不可以是另外一條線?

當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時候,無參考平面的區(qū)域,差分走線之間的耦合才會提供主要的回流通路。這是沒有任何問題的。

其實上面說差分線的一條線的返回電流由另一條線傳輸,還有一個前提條件:當(dāng)信號線與返回路徑平面之間的距離大于等于兩條信號線距離(包含線寬)。

但是共模信號怎么辦?不給共模信號提供地阻抗回路,勢必會造成EMI 輻射,引入電磁干擾。相互作為回流路徑的做法弊大于利。

在實際工作中,大多數(shù)板級互連中,信號線與平面之間的耦合度遠(yuǎn)大于兩條信號線之間的耦合度,所以此時平面的返回電流十分重要。此時,第一條信號線的返回電流不能看成由第二條信號線運送。

pYYBAGL69mqAPUfUAAG5NO4AYM4470.png

線間距3倍線寬(3W)的情況,耦合很小,可以忽略??紤]兩條線之間的耦合,當(dāng)線間距的減小,奇模阻抗減小,偶模阻抗增加,對應(yīng)的差分阻抗減小,共模阻抗增加。相對于3W的情況,差分阻抗減小了約12%。

遠(yuǎn)端串?dāng)_

如果差分對為同介質(zhì)的,比如帶狀線,兩種模態(tài)的傳播速度相同,差分對就不會出現(xiàn)遠(yuǎn)端噪聲。如果差分對為不同介質(zhì)的,比如微帶線,那么奇模的有效介電常數(shù)比偶模小,奇模有更快的傳播速度。差分信號分量比共模分量先到達(dá)末端,相互間造成遠(yuǎn)端噪聲。

緊耦合與松耦合

下圖為阻抗計算軟件算出差分阻抗為85 ?,線間距差別比較大:

pYYBAGL69oKAW4-aAAFjiCHUYf4672.png

一般松耦合經(jīng)驗值為線間距大于2倍的線寬

返回平面受損時,例如在雙絞線電纜、帶狀電纜、連接器和一些集成電路封裝中,使用緊耦合。緊耦合對減小串?dāng)_有很強的作用。

緊耦合情況下,差分阻抗和共模阻抗受耦合的影響依然很小。在最緊耦合下,差分阻抗僅減小了10%。

一般規(guī)則:高速率產(chǎn)品,損耗要求較嚴(yán),應(yīng)當(dāng)使用松耦合的差分對。消費類產(chǎn)品,成本要求較嚴(yán),應(yīng)使用緊耦合的差分對。

4、共模信號

我們主要用差分線傳輸差分信號,但在實際的鏈路中,任何不對稱因素(串?dāng)_、驅(qū)動器錯位、線長偏差及不對稱的負(fù)載等)都會使部分差分信號轉(zhuǎn)化為共模信號。

共模信號的產(chǎn)生及改變,危害就是會引起誤碼,引入過量電磁干擾。消費類的產(chǎn)品,一般都進(jìn)行相關(guān)電磁輻射測試,這就需要我們在實際工作中進(jìn)行管控。如何使共模信號的影響降到最?。?/p>

1.鏈路做到盡量對稱。過孔轉(zhuǎn)換&等長匹配&出Pin區(qū)域等。

2.增加共模信號扼流器CMC(Common mode Choke),起到EMI濾波的作用,用于抑制高速信號線產(chǎn)生的電磁波向外輻射發(fā)射。

poYBAGL69pmAXGKWAAEojbMNHp8099.png

實際應(yīng)用

講到電磁干擾,還有一種情況需要說明:雙絞線是否使用屏蔽?

屏蔽對差分阻抗影響其實不大,屏蔽的重要作用在于為共模電流提供一個返回路徑,從而減小它的輻射效應(yīng)。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1031

    瀏覽量

    65640
  • 差分阻抗
    +關(guān)注

    關(guān)注

    1

    文章

    26

    瀏覽量

    10354
  • 共模信號
    +關(guān)注

    關(guān)注

    1

    文章

    84

    瀏覽量

    14117
  • 差分線
    +關(guān)注

    關(guān)注

    0

    文章

    37

    瀏覽量

    8891
  • 驅(qū)動電壓
    +關(guān)注

    關(guān)注

    0

    文章

    79

    瀏覽量

    13343
收藏 人收藏

    評論

    相關(guān)推薦

    分線 畫蛇形線

    我畫的分電路板有分線,需要用蛇形線讓他們等長,可是我的蛇形線只能一根線一根線的畫,怎樣讓一對分線同時畫出蛇形線?是不是哪里的設(shè)置需要更
    發(fā)表于 07-11 20:24

    分線繞線方法比較

    分線繞線方法比較差分線抗干擾能力強,信噪比高,輻射小,帶寬容量大等眾多優(yōu)點,所以在目前的高速鏈路設(shè)計中,都選取分線作為通信方式。
    發(fā)表于 04-15 10:51

    PADS PCB功能使用技巧系列 —— 如何走分線?

    來說,最關(guān)注的是如何確保在實際走線中能完全發(fā)揮分線的這些優(yōu)勢。(1)定義分對信號:在Router中,同時選定需要走
    發(fā)表于 01-12 15:38

    求教貼,關(guān)于分線電路問題。(見圖)

    圖中左邊是分線,右邊也是分線。求教這兩端分線號S1和S2是什么關(guān)系?這個是電平轉(zhuǎn)換嗎?求教
    發(fā)表于 01-28 14:30

    分線的問題

    在AD中,分線等長知道用TOOLS/Interactive Length Tuning操作,表現(xiàn)出來分中一條線作蛇形線。請教下:1.如何讓兩條線都作蛇形線??2.不同組別的
    發(fā)表于 07-10 12:32

    分線為什么能走高速?

    分線能走GHz以上的頻率,分線為什么能走高速?是否與抗干擾能力強有關(guān)?為何?
    發(fā)表于 11-08 14:10

    分線阻抗為什么要是85Ω?

    分線阻抗為什么要是85Ω?
    發(fā)表于 01-31 20:25

    【AD 問答8】如何畫分線

    ` 本帖最后由 cooldog123pp 于 2019-8-10 22:50 編輯 分線,布線的時候經(jīng)常會遇到,在AD里面,怎么進(jìn)入布分線的模式中
    發(fā)表于 09-26 17:11

    高速PCB設(shè)計中的分線

    對是專門針對互補信號設(shè)計的?! ≈皇潜WC走線總長度相等,而不是確保走線的每一段都相等?! ?b class='flag-5'>差分線對的布線跨越電源或地平面的間隙。  在使用自動布線工具時忘記定義
    發(fā)表于 09-04 16:31

    PADS PCB的分線優(yōu)勢

    分信號在高速電路設(shè)計中應(yīng)用越來越廣泛,如USB、HDMI、PCI、DDR*等,承載分信號的分線主要優(yōu)勢有:抗干擾能力強,能有效抑制EMI、時序定位精確等,對于PCB工程師來說,最
    發(fā)表于 05-20 09:32

    哪些地方用到分線

    什么是分線分線有什么用哪些地方用到分線高速
    發(fā)表于 02-25 06:26

    Altium Designer走分線出現(xiàn)網(wǎng)格是什么原因?

    Altium Designer走分線出現(xiàn)網(wǎng)格是什么原因? 答: 如圖1所示,在AD軟件中走分線出現(xiàn)網(wǎng)格主要是
    的頭像 發(fā)表于 12-10 07:45 ?1694次閱讀

    分線的基礎(chǔ)知識

    整個基礎(chǔ)知識體系中,分線(對)是很難搞的部分,卻是最常用的部分。說到分線基礎(chǔ)知識,里面的概念很多,記得剛接觸的時候,奇模&共模有時候會搞不清楚。話不多說,直接上圖。
    的頭像 發(fā)表于 03-22 09:18 ?2512次閱讀

    分線pcb走線原則

    分線pcb走線原則? 分線是PCB設(shè)計中非常重要的一個部分,它的設(shè)計和走線原則可以直接影響到電路性能的穩(wěn)定性和可靠性。在以下文章中,我將詳盡、詳實、細(xì)致地探討
    的頭像 發(fā)表于 12-07 18:09 ?4490次閱讀

    高速信號分線的技術(shù)優(yōu)勢

    隨著信息技術(shù)的飛速發(fā)展,高速信號傳輸已成為現(xiàn)代通信和數(shù)據(jù)處理中不可或缺的一環(huán)。在高速信號傳輸中,分線技術(shù)因其獨特的優(yōu)勢而得到廣泛應(yīng)用。本文將從分線的基本原理、抗干擾能力、帶寬容量、
    的頭像 發(fā)表于 05-16 16:31 ?699次閱讀