SiP封裝成為更多應(yīng)用和市場的首選封裝選項

系統(tǒng)級封裝 (SiP) 正迅速成為越來越多應(yīng)用和市場的首選封裝選項，引發(fā)了圍繞新材料、方法和工藝的狂熱活動。

SiP是將多種功能集成到單個基板上的重要封裝平臺，可通過更短的互連實現(xiàn)更低的系統(tǒng)成本、設(shè)計靈活性和卓越的電氣性能。SiP 出現(xiàn)在 5G、物聯(lián)網(wǎng)、移動、消費(fèi)者、電信和汽車應(yīng)用程序中。其中，最大、或許也是最令人興奮的細(xì)分市場是消費(fèi)者和可穿戴設(shè)備——從智能耳塞到電容器疼痛貼片——纖薄、舒適的設(shè)備，可快速提供人們想要的健康和健身數(shù)據(jù)。

在許多方面，SiP 和其他類型的先進(jìn)封裝實現(xiàn)了曾經(jīng)幾乎完全與摩爾定律相關(guān)的性能和成本優(yōu)勢?！巴ㄟ^我們的扇出組合、倒裝芯片、BGA 和嵌入式解決方案，ASE 與臺積電一起努力工作，以擴(kuò)展摩爾定律標(biāo)準(zhǔn)，我們希望將性能翻倍——也許不是成本的一半，但成本效益，”日月光銷售和營銷高級副總裁Yin Chang說?！斑@就是我們引入 VIP 平臺以提供解決方案工具箱的原因，為架構(gòu)師提供最高級別的靈活性來創(chuàng)建差異化系統(tǒng)?！?/p>

其他人同意先進(jìn)封裝在提高系統(tǒng)性能方面發(fā)揮著關(guān)鍵作用。“歸根結(jié)底，系統(tǒng)級性能才是最重要的，” Lam Research旗下 Coventor總裁 David Fried 說?！拔覀?nèi)栽谂朔β?、性能、功率、面積和成本 (PPAC) 障礙。只要市場不斷要求我們提供額外的計算能力和內(nèi)存，我們只是在推動不同的參數(shù)以不斷提高系統(tǒng)級性能?！?/p>

封裝類型選擇通常歸結(jié)為平衡性能和成本。Yole Intelligence 的技術(shù)和市場分析師 Stefan Chitoraga 表示：“倒裝芯片主導(dǎo)了 RF AiP 毫米波市場，但存在開發(fā)扇出 AiP（封裝天線）的趨勢?！芭c倒裝芯片相比，扇出的優(yōu)勢包括更小的外形尺寸、利用高密度 RDL 和細(xì)間距。盡管如此，扇出仍然過于昂貴，并且需要克服技術(shù)挑戰(zhàn)。”

這些挑戰(zhàn)包括模具移位和翹曲，各種工具和工藝修改正在解決這些問題。

為了在單個 SiP 中實現(xiàn)高性能、高效率和低成本，工程師們正在將新的成型材料、雙面 SiP、激光輔助鍵合 (LAB) 和下一代柔性基板用于扇出、倒裝芯片和嵌入式 SiP。

3D的 SiP

SiP 是行業(yè) 3D 革命的一部分。除了以更精細(xì)的間距容納更多 I/O 的趨勢外，還有許多其他努力將更多內(nèi)容塞進(jìn)封裝而不是單個芯片。這包括扇出中的多個重新分布層、橋接器和中介層以將不同的裸片連接在一起、雙面封裝以增加密度，以及嵌入式裸片選項以在更小的外形中實現(xiàn)更快的裸片到裸片處理，從而消耗更少的功率。

今天的 SiP 結(jié)合了各種組件，從 GPU 和 RF IC 到存儲器、傳感器、無源器件等等?！袄?，ASE 的 SiP 技術(shù)支持集成不同的微控制器、ASIC、天線和傳感器，從而控制連續(xù)血糖監(jiān)測儀 (CGM) 中的所有功能，”ASE 企業(yè)研發(fā)副總裁 CP Hung 表示。

Hung 還描述了將四方扁平無引線 (QFN) 封裝中的多個傳感器重新設(shè)計為具有硅通孔的晶圓級芯片級封裝 (WL-CSP)，這可以提高 80% 的電氣性能，同時減少其足跡減少了 30%。Hung 表示，SiP 也有生物識別應(yīng)用，包括用于測試血液的微流體通道的體外診斷、基于 SiP 的助聽器以及用于傳感器集線器的晶圓級 SiP，其占地面積比傳統(tǒng)封裝小 77%。

SiP 還動搖了供應(yīng)鏈和成本結(jié)構(gòu)?！澳忝刻於紩?a target="_blank">手機(jī)上看到這一點。它們變得更薄、更輕，同時執(zhí)行更多功能，但這要求封裝與這些設(shè)計保持同步，這意味著保持信號完整性、管理熱問題、減少干擾等，” QP高級工藝工程師 Sam Sadri 說技術(shù)。“但哪里有挑戰(zhàn)，哪里就有解決方案。使用倒裝芯片時，您在進(jìn)行芯片貼裝時會嘗試從底部散發(fā)熱量，因此您在接口處使用散熱器和導(dǎo)熱硅脂。我見過帶有管道和冷卻液的 3D 基板。”

除了評估 SiP 中的所有流程和配置選項外，Sadri 還強(qiáng)調(diào)了對系統(tǒng)中 IP 保護(hù)的日益關(guān)注。

Yole 分析師估計，到 2025 年，SiP 市場將以 5% 的復(fù)合年增長率增長至 170 億美元，高于 2020 年的 138 億美元。市場領(lǐng)導(dǎo)者是 ASE、索尼、Amkor、JCET 和臺積電。大約 85% 的市場是移動和消費(fèi)產(chǎn)品，其次是電信和基礎(chǔ)設(shè)施，然后是汽車封裝。

此外，SiP I/O 間距預(yù)計將從今天的 90-350μm 收窄到 2025 年的 80-90μm。使用銅柱的嵌入式硅橋，或使用 TSV 和微凸塊的硅中介層，”Chitoraga 說。

SiP 包含多種組裝方法，包括倒裝芯片和引線鍵合 SiP（收入和單位最大），其次是扇出 WLP，然后是嵌入式芯片封裝。Yole Intelligence 的技術(shù)和市場分析師 Gabriela Pereira 表示：“SiP 讓系統(tǒng)設(shè)計人員能夠靈活地混合和匹配 IC 技術(shù)、優(yōu)化每個功能塊的性能并降低成本。”“完全集成的 SiP 解決方案使設(shè)計人員能夠以最少的設(shè)計工作將藍(lán)牙或攝像頭模塊等附加功能實現(xiàn)到系統(tǒng)中?！?/p>

能夠測量體溫和拍攝心電圖 (ECG) 的原型無線耳塞是 ASE 及其客戶之一正在開發(fā)的可穿戴設(shè)備的最新示例（見圖 2）。ASE 的 Kueihao Tseng 及其同事強(qiáng)調(diào)了這樣一個事實，即工作電子、封裝和測試框架位于耳塞外部附近，通過圓形 PCB 中的彈簧針連接。這種方法提高了信號完整性并實現(xiàn)了組件更換。工程師優(yōu)化了成型工藝和金屬聚合物材料以實現(xiàn)低電阻 (<0.05Ωm)，同時保持柔韌性以確保舒適貼合。

圖 2：柔性基板上的 3D SiP 模塊將導(dǎo)電電極連接到溫度傳感器，再連接到 SiP 模塊，再到智能耳塞中的圓形 PCB。

在柔性印刷電路上，信號處理 IC 和無源元件將 mV 級生物反饋信號轉(zhuǎn)換為數(shù)字信號。耳塞使用熱敏電阻測量溫度，它比 IR LED 便宜。通過流程修改，ECG 波形能夠與 Apple Watch 基準(zhǔn)測試相匹配（見圖 3）。

圖 3：使用原型耳塞的心電圖結(jié)果與 Apple Watch 基準(zhǔn)相關(guān)。

不斷發(fā)展的工藝

將裸片凸塊連接到基板焊盤有幾種主要選擇。其中：

大規(guī)模回流是最成熟和最便宜的。

熱壓鍵合 (TCB) 使用力和熱量，并且與低 k 電介質(zhì)兼容，但它是一種較低吞吐量的工藝。

激光輔助鍵合 (LAB) 在比 TCB 更短的過程中提供局部加熱。

“對于小芯片應(yīng)用，激光輔助鍵合效果非常好，只要芯片尺寸不太大，”ASE 的 Chang 說?！皩τ诟蟮男酒?，熱壓鍵合可在大面積上提供均勻的加熱和壓力?！?/p>

LAB 由 Amkor 工程師于 2014 年開發(fā)，自 2018 年以來一直用于裝配線，用于倒裝芯片封裝。Amkor 目前正在開發(fā)下一代 LAB 技術(shù)，該技術(shù)特別針對與高性能封裝中的熱界面材料 (TIM) 的互連。

“最近，對細(xì)間距倒裝芯片凸塊和大/薄基板封裝的需求增加，由于其良好的質(zhì)量和高生產(chǎn)率，引起了業(yè)界對 LAB 的興趣，” Amkor Technology Korea董事 SeokHo Na 表示。TIM 有助于在倒裝芯片 BGA 中使用金等導(dǎo)電界面將熱量從管芯散發(fā)到蓋子。但是具有金表面的硅芯片往往會反射大部分指向它的激光，從而導(dǎo)致傳統(tǒng) LAB 的非濕式故障。

先進(jìn)的 LAB 工藝將激光引導(dǎo)至封裝背面，穿過工具的載物臺真空塊。工程師調(diào)整了工藝條件，包括功率和曝光時間，以使用 SnAg 尖端形成更可靠的銅柱凸塊。Amkor 指出，與大規(guī)?；亓骱赶啾龋琇AB 不太可能產(chǎn)生焊料側(cè)壁蠕變（芯吸），并且與大規(guī)?；亓骱赶嚓P(guān)，并且可以適應(yīng)更精細(xì)的凸點間距。其他架構(gòu)，例如 2.5D 和 3D HBM（在 EMC 中），也可能會利用 LAB?！跋乱淮?LAB 可能是帶有背面金屬 (TIM) 裸片的細(xì)間距凸塊器件的唯一解決方案，”Na 總結(jié)道。

嵌入式 SiP

嵌入式 SiP 是一個快速發(fā)展的市場。在最近開發(fā)的 3D 嵌入式功率 SiP 中，模塑料 (EMC) 是最受關(guān)注的問題。該平臺的一個特點是圍繞夾在基板之間的功率 FET 的 EMC 填充工藝。EMC 必須滿足楊氏模量（拉伸）和玻璃化轉(zhuǎn)變溫度（流動）的特定參數(shù)，以最大限度地減少封裝翹曲——這在功率晶體管中尤其重要，因為它們無法獲得摩爾定律縮放的好處。翹曲是使用 Ansys 的全有限元模型軟件模擬的。

圖 4：通過使用優(yōu)化的熱壓結(jié)合和成型材料從層壓基板切換到基于引線框架的工藝，使用單面冷卻的更緊湊的嵌入式 SiP 成為可能。

Amkor Technology Korea 高級總監(jiān) Byron Jin Kim 和他的團(tuán)隊使用 ICEPAK 軟件比較了嵌入式 SiP 與雙冷卻 IGBT 在具有三個嵌入式結(jié)構(gòu)的直接鍵合陶瓷上覆銅基板上的散熱結(jié)果（見圖 4）。選擇 (d) 的嵌入式工藝在底部基板上使用芯片連接，并且只需要單面冷卻。該團(tuán)隊確定基于引線框架的工藝模塊表現(xiàn)出優(yōu)于層壓基板設(shè)計的熱性能。此外，核心球的位置也很重要。

“銅芯球通過助焊劑印刷-球放置-回流工藝在頂部基板上進(jìn)行。這種方法是在工藝參數(shù)設(shè)置中控制適當(dāng)焊料潤濕的關(guān)鍵，”報告稱。展望未來，Amkor 預(yù)計會為類似系統(tǒng)提供各種嵌入式 SiP 選項，包括具有半橋和全橋應(yīng)用的電源電路。

圖 5：熱壓鍵合工藝顯示芯片和銅球放置 (a)，銅芯球潤濕顯示角度 (b) 的可布線微引線框架，以及成型前封裝的側(cè)視圖 (c)。

封裝天線

對于 5G 和 6G，天線技術(shù)具有挑戰(zhàn)性。天線的相控陣取代了單個天線，因為在毫米波和太赫茲 (THz) 頻率下，從半導(dǎo)體封裝到天線的長路徑會導(dǎo)致高損耗。這使得需要將這些天線集成到 SiP 中。

“在 2018 年之前，LGA SiP 被用于射頻行業(yè)，但由于雙面封裝的發(fā)展，BGA 已被廣泛采用，”Yole 的 Pereira 說?！?a href="http://ttokpm.com/tags/博通/" target="_blank">博通、Qorvo 和 Skyworks 等廠商通過 DSBGA 和 DS-MBGA（雙面模壓 BGA）等解決方案實施逐步創(chuàng)新，而村田直接實施 DS-MBGA 以實現(xiàn)系統(tǒng)集成和小型化。臺積電的集成扇出型封裝天線 (InFO_AiP) 是另一個等待使用的創(chuàng)新解決方案，但由于成本效率低下而被推遲。”

除了不同的封裝類型外，用于高頻用途的基板也在發(fā)生變化。傳統(tǒng)PCB材料由于介電損耗和吸水率高，無法滿足5G太赫茲頻率的需求。業(yè)界目前正在評估各種液晶聚合物 (LCP) 基板的電性能、氣密性和材料靈活性。

“我們一直在努力尋找信號強(qiáng)度和信號損失之間的平衡點，就 5G 而言，我們正在研究許多不同的材料集、不同的 LCP 集成，”Chang 說。“希望這種最小損耗解決方案能夠簡化整體 AiP 設(shè)計?！?/p>

結(jié)論

封裝公司和代工廠正在尋求各種 SiP 以滿足移動消費(fèi)、通信和基礎(chǔ)設(shè)施以及汽車應(yīng)用之間的不同需求。為了降低成本和提高制造可靠性，正在為倒裝芯片、扇出和嵌入式 SiP 添加新材料和工藝。但是與保持信號完整性、更快地傳輸更多數(shù)據(jù)以及克服工具/基板限制相關(guān)的移動目標(biāo)將繼續(xù)鼓勵下一代創(chuàng)新。

審核編輯：郭婷