Systemverilog中的union

SystemVerilog union允許單個存儲空間以不同的數(shù)據(jù)類型存在，所以union雖然看起來和struct一樣包含了很多個成員，實際上物理上共享相同的存儲區(qū)域。

結(jié)構(gòu)體占用的內(nèi)存空間是其中所有成員的存儲空間之和，而聯(lián)合體所占用的存儲空間是等于其中所有成員中最大的存儲空間。

union {
 int a;
 byte b;
 bit [15:0] c;
 } data;

在上面的例子中，由于占用最大存儲空間的成員是int a，所以這個聯(lián)合體的存儲空間是32bit，示意圖如下

而對于結(jié)構(gòu)體

struct {
 int a;
 byte b;
 bit [15:0] c;
 } data;

所占用的存儲空間是所有成員之和。示意圖如下

審核編輯：湯梓紅