0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片廠商從SoC架構(gòu)轉(zhuǎn)向Chiplet

奇異摩爾 ? 來(lái)源:奇異摩爾 ? 作者:奇異摩爾 ? 2022-11-17 11:13 ? 次閱讀

誕生50幾年來(lái),摩爾定律一直是半導(dǎo)體行業(yè)的主要推動(dòng)力。當(dāng)我們談?wù)撃柖蓵r(shí),所談的不僅是一項(xiàng)晶體管數(shù)量相關(guān)的經(jīng)驗(yàn)法則,更是一本為行業(yè)公認(rèn)的經(jīng)濟(jì)賬,一種足以驅(qū)動(dòng)各大芯片制造商未來(lái)產(chǎn)品戰(zhàn)略的方法論。

片上系統(tǒng)(SoC)作為完美踐行了這一法則的模范架構(gòu),在多年中幫助很多企業(yè)在商業(yè)上取得了巨大的成功。但在進(jìn)入10nm制造節(jié)點(diǎn)之后,SoC的量產(chǎn)成本逐漸突破了市場(chǎng)所能承受的極限,其市場(chǎng)表現(xiàn)也與當(dāng)初的預(yù)測(cè)愈行愈遠(yuǎn)。當(dāng)然,摩爾定律也并非一成不變,它需要有更符合未來(lái)創(chuàng)新需求的靈活商業(yè)模式,以適應(yīng)更長(zhǎng)時(shí)間的增長(zhǎng)。在這樣的趨勢(shì)中,越來(lái)越多的芯片廠商開(kāi)始從SoC架構(gòu)轉(zhuǎn)向Chiplet。

SoC:良率之下的成本危機(jī)

在半導(dǎo)體行業(yè),良率已經(jīng)成了與制程同等重要的行業(yè)性難題,生產(chǎn)大型SoC之所以難以為繼,核心原因就是良率降低引起的硬件成本飆升,全球三大半導(dǎo)體代工廠無(wú)不為良率困擾。誰(shuí)贏得了良率,誰(shuí)就會(huì)贏得未來(lái)。簡(jiǎn)單的說(shuō),芯片良率就是晶圓上合格芯片數(shù)量與芯片總數(shù)的比值,這個(gè)數(shù)值越大,說(shuō)明有用芯片數(shù)量越多,浪費(fèi)越少,成本越低,利潤(rùn)越高。芯片尺寸和制程都會(huì)直接影響良率。與面積較小的芯片相比,大型單一芯片更容易出現(xiàn)不可逆轉(zhuǎn)的缺陷。以臺(tái)積電5nm工藝晶圓測(cè)試為例,18mm2芯片的平均良率約為80%,而100mm2芯片的良率則會(huì)驟降至32%。 先進(jìn)工藝的發(fā)展也會(huì)進(jìn)一步引發(fā)良率的挑戰(zhàn)。隨著工藝節(jié)點(diǎn)不斷縮小,足以引發(fā)芯片嚴(yán)重問(wèn)題的缺陷尺寸也越來(lái)越小。例如,對(duì)于45nm制造節(jié)點(diǎn),<9nm的缺陷是可接受的,但對(duì)于5nm制造節(jié)點(diǎn),僅僅1nm的缺陷就可能讓芯片報(bào)廢。此外,隨著制造工藝提升,光刻技術(shù)的制造成本也越來(lái)越高,從而增加了成本。

547274d4-65aa-11ed-8abf-dac502259ad0.jpg

增加芯片尺寸的芯片成本變化,先進(jìn)工藝節(jié)點(diǎn)上的芯片制造的良率問(wèn)題,已成為全球三大代工廠的競(jìng)爭(zhēng)焦點(diǎn)。三星基于GAA結(jié)構(gòu)的3nm制程芯片正式進(jìn)入量產(chǎn),由于其良率未能達(dá)到預(yù)期,其晶圓代工業(yè)務(wù)飽受爭(zhēng)議(有消息稱(chēng),三星3nm工藝良率僅在10%到20%之間)。此外,英特爾原計(jì)劃于2021年底上市的7nm芯片,也因工藝存在缺陷,導(dǎo)致良率下降,發(fā)布時(shí)間推遲6個(gè)月。無(wú)法停步的良率危機(jī)表明半導(dǎo)體行業(yè)已經(jīng)達(dá)到了一個(gè)臨界點(diǎn),而 Chiplet就是下一個(gè)階段的答案。

Chiplet成本方程①

面積減法,良率提升

傳統(tǒng)的SoC通常將多個(gè)負(fù)責(zé)不同類(lèi)型計(jì)算任務(wù)的計(jì)算單元,通過(guò)光刻的形式制作到同一塊晶圓上。而Chiplet將復(fù)雜芯片拆解成一組具有單獨(dú)功能的小芯片單元die,再通過(guò)die-to-die將模塊(Top dies)芯片和底層基礎(chǔ)(Base die)芯片封裝組合在一起,減少整個(gè)芯片面積,以提升良率。 通過(guò)使用與SoC相同的標(biāo)準(zhǔn)光刻程序,芯片制造商可以用同樣的晶圓生產(chǎn)出更多面積更小,良率更高的Chiplet,并進(jìn)行單獨(dú)的KGD(Known good die)測(cè)試,重新組裝并封裝到完整的芯片中。對(duì)于與SoC情況相同的故障分布,Chiplet上因缺陷導(dǎo)致的廢棄約為SoC的4分之1。

AMDEPYC AMD最早在其第一代 EPYC 數(shù)據(jù)中心處理器重采用了Chiplet方案,“基于AMD內(nèi)部良率模型和使用成熟工藝的缺陷密度數(shù)據(jù),我們估計(jì)四個(gè)chiplet設(shè)計(jì)的最終成本僅為單片架構(gòu)的約0.59?!?

Chiplet成本方程②

制程加法,良率提升

除了良率問(wèn)題,先進(jìn)制程的費(fèi)用也是制約芯片成本的一大因素。傳統(tǒng)的SoC,所有模塊都需要在相同工藝節(jié)點(diǎn)下制作。然而,并非所有芯片都適用于先進(jìn)制程。例如,射頻前端作為模擬芯片,其特征尺寸的縮小并不能帶來(lái)性能的提升,在先進(jìn)制程下,單位芯片成本不降反升。在Chiplet架構(gòu)中,不同的模塊可以被拆解出來(lái),通過(guò)更適合的工藝節(jié)點(diǎn)來(lái)制造。如在運(yùn)算核心采用先進(jìn)制程,射頻前端等模塊采用成熟制程。設(shè)計(jì)師還可以將大型SRAM存儲(chǔ)器從計(jì)算邏輯芯片中拆分出來(lái),優(yōu)化其制程,能帶來(lái)更好的整體性能指標(biāo)提升。由此可以大幅減少芯片對(duì)先進(jìn)制程的依賴,從而降低芯片的量產(chǎn)成本。

54b40b7e-65aa-11ed-8abf-dac502259ad0.png

不久的將來(lái),芯片制造商將有望從不同代工廠處采購(gòu)不同工藝、甚至不同材質(zhì)生產(chǎn)的標(biāo)準(zhǔn)化Chiplet,快速把它們組裝成一個(gè)SoC級(jí)的大芯片,以進(jìn)行最終驗(yàn)證和測(cè)試,就像今天SoC設(shè)計(jì)師從不同供應(yīng)商那里采購(gòu)IP一樣。

Chiplet成本方程③

設(shè)計(jì)難度減法,IP硬核復(fù)用

在芯片開(kāi)發(fā)中,制造商不僅要面臨與芯片尺寸和工藝節(jié)點(diǎn)提升帶來(lái)的成本挑戰(zhàn),芯片的設(shè)計(jì)成本也在不斷上漲。芯片設(shè)計(jì)成本通常包含工程師的人力成本、EDA等開(kāi)發(fā)工具、設(shè)備、場(chǎng)地、IP等費(fèi)用。 研發(fā)一款傳統(tǒng)SoC芯片,需要設(shè)計(jì)出芯片上的所有模塊,不但設(shè)計(jì)周期漫長(zhǎng),設(shè)計(jì)費(fèi)用也居高不下。而Chiplet架構(gòu)中,芯片在設(shè)計(jì)層面被分為核心芯粒和非核心芯粒兩部分,客戶可以直接向第三方公司采購(gòu)非核心芯粒,從而簡(jiǎn)化芯片設(shè)計(jì)難度,提高設(shè)計(jì)成功率并縮短設(shè)計(jì)周期。此外,這些成熟的Chiplets,基于KGD(已知良品芯片)設(shè)計(jì),可廣泛復(fù)用于其他芯片中,在保證良率的前提下繼續(xù)提升單顆芯片性能。

Chiplet成本方程④

上市周期減法

設(shè)計(jì)周期與上市時(shí)間息息相關(guān)。在激烈的市場(chǎng)競(jìng)爭(zhēng)中,僅僅有一個(gè)好產(chǎn)品是不夠的,企業(yè)必須要竭盡所能縮短上市周期,以確保競(jìng)爭(zhēng)優(yōu)勢(shì)。相比傳統(tǒng)SoC原型設(shè)計(jì)之后“一個(gè)也不能少”的軟硬件協(xié)同驗(yàn)證、后端與物理設(shè)計(jì)、流片制造、封裝測(cè)試全流程,Chiplet是一個(gè)已經(jīng)走完了設(shè)計(jì)、制造、測(cè)試流程的成品小裸片,僅需要做一次封裝就可以使用起來(lái)。通過(guò)組合現(xiàn)有KGD與可配置硬件,針對(duì)應(yīng)用提供定制化解決方案,Chiplet可以在保障、提升芯片性能的情況下,滿足快速TTM需求(Time to market),幫助企業(yè)在競(jìng)爭(zhēng)中贏得優(yōu)勢(shì)。

芯片研發(fā)已然成了全球最昂貴的賽道,從芯片架構(gòu)到工藝制程再到設(shè)計(jì)模式,每一個(gè)潛在變量都會(huì)引發(fā)最終成本的雪崩。Chiplet的出現(xiàn),給SoC主導(dǎo)多年卻日漸式微的半導(dǎo)體行業(yè)開(kāi)辟了一條新的通道。而這條新路的出現(xiàn)絕非偶然,它是行業(yè)巨頭們耗費(fèi)多年精力,在芯片功耗、性能、成本、上市周期幾者間找到的絕佳平衡,是為了讓行業(yè)賴以生存的經(jīng)濟(jì)規(guī)律持續(xù)下去積極為之的變化。從SoC走向Chiplet,不是為放棄,是為了讓摩爾定律涅槃重生。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50206

    瀏覽量

    420924
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4099

    瀏覽量

    217775
  • 奇異摩爾
    +關(guān)注

    關(guān)注

    0

    文章

    44

    瀏覽量

    3316
  • 先進(jìn)封裝
    +關(guān)注

    關(guān)注

    1

    文章

    366

    瀏覽量

    206
  • 芯粒
    +關(guān)注

    關(guān)注

    0

    文章

    58

    瀏覽量

    116

原文標(biāo)題:Chiplet,芯片成本加減法

文章出處:【微信號(hào):奇異摩爾,微信公眾號(hào):奇異摩爾】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    最新Chiplet互聯(lián)案例解析 UCIe 2.0最新標(biāo)準(zhǔn)解讀

    單個(gè)芯片性能提升的有效途徑?? ? 隨著半導(dǎo)體制程不斷逼近物理極限,越來(lái)越多的芯片廠商為了提升芯片性能和效率開(kāi)始使用Chiplet技術(shù),將多
    的頭像 發(fā)表于 11-05 11:39 ?484次閱讀
    最新<b class='flag-5'>Chiplet</b>互聯(lián)案例解析 UCIe 2.0最新標(biāo)準(zhǔn)解讀

    芯片到系統(tǒng):SOC如何重塑電子產(chǎn)業(yè)

    技術(shù),它實(shí)現(xiàn)了確定系統(tǒng)功能開(kāi)始,到軟/硬件劃分,并完成設(shè)計(jì)的整個(gè)過(guò)程。SoC芯片集成了多個(gè)處理器核心(如CPU、GPU、DSP等)以及各種外圍設(shè)備控制器、內(nèi)存控制
    的頭像 發(fā)表于 08-03 08:28 ?338次閱讀
    <b class='flag-5'>從</b><b class='flag-5'>芯片</b>到系統(tǒng):<b class='flag-5'>SOC</b>如何重塑電子產(chǎn)業(yè)

    fpga芯片soc芯片的區(qū)別

    FPGA芯片SoC芯片在多個(gè)方面存在顯著的區(qū)別。
    的頭像 發(fā)表于 03-14 17:28 ?2720次閱讀

    Chiplet是否也走上了集成競(jìng)賽的道路?

    Chiplet會(huì)將SoC分解成微小的芯片,各公司已開(kāi)始產(chǎn)生新的想法、工具和“Chiplet平臺(tái)”,旨在將這些Chiplet橫向或縱向組裝成先
    的頭像 發(fā)表于 02-23 10:35 ?824次閱讀
    <b class='flag-5'>Chiplet</b>是否也走上了集成競(jìng)賽的道路?

    什么是Chiplet技術(shù)?

    什么是Chiplet技術(shù)?Chiplet技術(shù)是一種在半導(dǎo)體設(shè)計(jì)和制造中將大型芯片的不同功能分解并分散實(shí)現(xiàn)在多個(gè)較小和專(zhuān)用的芯片(Chiplets)上的方法。這些較小的
    的頭像 發(fā)表于 01-25 10:43 ?1867次閱讀
    什么是<b class='flag-5'>Chiplet</b>技術(shù)?

    2023年Chiplet發(fā)展進(jìn)入新階段,半導(dǎo)體封測(cè)、IP企業(yè)多次融資

    電子發(fā)燒友網(wǎng)報(bào)道(文/劉靜)半導(dǎo)體行業(yè)進(jìn)入“后摩爾時(shí)代”,Chiplet新技術(shù)成為突破芯片算力和集成度瓶頸的關(guān)鍵。隨著技術(shù)的不斷進(jìn)步,先進(jìn)封裝、IC載板、半導(dǎo)體IP等環(huán)節(jié)廠商有望不斷獲益
    的頭像 發(fā)表于 01-17 01:18 ?2024次閱讀
    2023年<b class='flag-5'>Chiplet</b>發(fā)展進(jìn)入新階段,半導(dǎo)體封測(cè)、IP企業(yè)多次融資

    英特爾在2024年CES上推出首款軟件定義汽車(chē)SoC芯片

    英特爾在2024年CES上推出首款軟件定義汽車(chē)SoC芯片,也是全球首款采用Chiplet的車(chē)規(guī)級(jí)芯片。
    的頭像 發(fā)表于 01-12 11:40 ?2684次閱讀
    英特爾在2024年CES上推出首款軟件定義汽車(chē)<b class='flag-5'>SoC</b><b class='flag-5'>芯片</b>

    Chiplet成大芯片設(shè)計(jì)主流方式,開(kāi)啟IP復(fù)用新模式

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)Chiplet又稱(chēng)“小芯片”或“芯粒”,它是將一個(gè)功能豐富且面積較大的芯片裸片(die)拆分成多個(gè)芯粒(chiplet)。
    的頭像 發(fā)表于 01-12 00:55 ?1965次閱讀

    什么是Chiplet技術(shù)?Chiplet技術(shù)有哪些優(yōu)缺點(diǎn)?

    Chiplet技術(shù)是一種將集成電路設(shè)計(jì)和制造的方法,其中一個(gè)芯片被分割成多個(gè)較小的獨(dú)立單元,這些單元通常被稱(chēng)為“chiplets”。每個(gè)chiplet可以包含特定的功能塊、處理器核心、內(nèi)存單元或其他
    的頭像 發(fā)表于 01-08 09:22 ?4944次閱讀

    奇異摩爾聚焦高速互聯(lián):Chiplet互聯(lián)架構(gòu)分析及其關(guān)鍵技術(shù)

    日前,由中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟(CCITA聯(lián)盟)、深圳市連接器行業(yè)協(xié)會(huì)共同主辦的?“第三屆中國(guó)互連技術(shù)與產(chǎn)業(yè)大會(huì)”開(kāi)幕。奇異摩爾聯(lián)合創(chuàng)始人兼產(chǎn)品及解決方案副總裁??|在《Chiplet互聯(lián)架構(gòu)分析
    的頭像 發(fā)表于 12-13 10:39 ?1520次閱讀
    奇異摩爾聚焦高速互聯(lián):<b class='flag-5'>Chiplet</b>互聯(lián)<b class='flag-5'>架構(gòu)</b>分析及其關(guān)鍵技術(shù)

    先進(jìn)封裝 Chiplet 技術(shù)與 AI 芯片發(fā)展

    、主流技術(shù)和應(yīng)用場(chǎng)景,以及面臨的挑戰(zhàn)和問(wèn)題。進(jìn)而提出采用Chiplet技術(shù),將不同的功能模塊獨(dú)立集成為獨(dú)立的Chiplet,并融合在一個(gè)AI芯片上,從而實(shí)現(xiàn)更高的計(jì)算能力。該設(shè)計(jì)不僅允許獨(dú)立開(kāi)發(fā)和升級(jí)各個(gè)模塊,還可在封裝過(guò)程中將
    的頭像 發(fā)表于 12-08 10:28 ?653次閱讀
    先進(jìn)封裝 <b class='flag-5'>Chiplet</b> 技術(shù)與 AI <b class='flag-5'>芯片</b>發(fā)展

    奇異摩爾與潤(rùn)欣科技加深戰(zhàn)略合作開(kāi)創(chuàng)Chiplet及互聯(lián)芯粒未來(lái)

    模式的創(chuàng)新,就多種 Chiplet 互聯(lián)產(chǎn)品和互聯(lián)芯粒的應(yīng)用領(lǐng)域拓展合作空間。 在摩爾定律持續(xù)放緩與最大化計(jì)算資源需求的矛盾下,Chiplet 已成為當(dāng)今克服摩爾定律與硅物理極限挑戰(zhàn)的核心戰(zhàn)術(shù)。Chiplet 作為一種互連技術(shù),
    的頭像 發(fā)表于 11-30 11:06 ?3533次閱讀

    Chiplet真的那么重要嗎?Chiplet是如何改變半導(dǎo)體的呢?

    2019年以來(lái),半導(dǎo)體行業(yè)逐漸轉(zhuǎn)向新的芯片設(shè)計(jì)理念:chiplet 。從表面上看,這似乎是一個(gè)相當(dāng)小的變化,因?yàn)檎嬲l(fā)生的只是芯片被分成更小的部分。
    的頭像 發(fā)表于 11-27 10:48 ?830次閱讀

    四大主流芯片架構(gòu)及其主要優(yōu)勢(shì)!

    “在“算力時(shí)代”,數(shù)字經(jīng)濟(jì)蓬勃發(fā)展下數(shù)據(jù)量呈現(xiàn)爆發(fā)式增長(zhǎng),數(shù)據(jù)價(jià)值凸顯,數(shù)據(jù)的產(chǎn)生到數(shù)據(jù)的傳輸、再到計(jì)算、處理,都離不開(kāi)計(jì)算芯片,影響著計(jì)算芯片芯片
    的頭像 發(fā)表于 11-25 08:26 ?3378次閱讀
    四大主流<b class='flag-5'>芯片</b><b class='flag-5'>架構(gòu)</b>及其主要優(yōu)勢(shì)!

    如何在3DICC中基于虛擬原型實(shí)現(xiàn)多芯片架構(gòu)探索

    Chiplet芯片系統(tǒng)將多個(gè)裸芯片集成在單個(gè)封裝中,這對(duì)于系統(tǒng)架構(gòu)的設(shè)計(jì)來(lái)說(shuō)增加了新的維度和復(fù)雜性,多芯片系統(tǒng)的設(shè)計(jì)貫穿著系統(tǒng)級(jí)協(xié)同設(shè)計(jì)分
    的頭像 發(fā)表于 11-20 16:50 ?593次閱讀
    如何在3DICC中基于虛擬原型實(shí)現(xiàn)多<b class='flag-5'>芯片</b><b class='flag-5'>架構(gòu)</b>探索