0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

串?dāng)_是怎么形成的呢?

玩轉(zhuǎn)單片機(jī)與嵌入式 ? 來源:玩轉(zhuǎn)單片機(jī)與嵌入式 ? 作者:玩轉(zhuǎn)單片機(jī)與嵌入 ? 2022-12-12 11:01 ? 次閱讀

我們經(jīng)常聽說PCB走線間距大于等于3倍線寬時(shí)可以抑制70%的信號(hào)間干擾,這就是3W原則,信號(hào)線之間的干擾被稱為串?dāng)_,串?dāng)_是怎么形成的呢?

當(dāng)兩條走線很近時(shí),一條信號(hào)線上的信號(hào)可能會(huì)在另一條信號(hào)線上產(chǎn)生噪聲,產(chǎn)生干擾的走線叫做攻擊線,收到干擾的走線叫做受害線。

PCB上走線與走線之間、走線與地之間會(huì)形成電容,其中一條走線有信號(hào)經(jīng)過時(shí),會(huì)產(chǎn)生變化的電場(chǎng),這個(gè)電場(chǎng)通過電容,作用于另一條走線,在受害線上產(chǎn)生噪聲,進(jìn)而產(chǎn)生串?dāng)_,這就是通常所說的電場(chǎng)耦合產(chǎn)生容性耦合電流。

同樣的道理,PCB上走線與走線之間、走線與地之間會(huì)形成互感,其中一條走線有信號(hào)經(jīng)過時(shí),會(huì)產(chǎn)生變化多的磁場(chǎng),這個(gè)磁場(chǎng)通過互感,作用于另一條走線,在受害線上產(chǎn)生噪聲,進(jìn)而產(chǎn)生串?dāng)_,這就是通常所說的磁場(chǎng)耦合產(chǎn)生感性耦合電流。

0abcdee6-79b5-11ed-8abf-dac502259ad0.png

等長走線不一定等時(shí)!

為了控制群組走線等時(shí)性的要求,比如手機(jī)MIPI信號(hào)、USBDDR信號(hào),通常的做法是對(duì)PCB走線進(jìn)行繞等長處理,在初步調(diào)整走線后,選一根最長的走線為目標(biāo)長度走線,其余走線通過繞線的方式增加走線長度,最終達(dá)到所有走線長度一致,俗稱蛇行走線,如上圖所示。

等長走線確保等延遲是依據(jù)信號(hào)在相同走線環(huán)境下的傳播速度是一樣的,走線長度一樣,信號(hào)傳播速度一樣,那么信號(hào)傳播的時(shí)間就一樣了。

實(shí)際上及時(shí)走線長度一樣,信號(hào)傳播的時(shí)間也不一定一樣,比如高瘦和矮胖這兩種繞等長的方法,高瘦走線中,有大量相鄰走線,會(huì)增加串?dāng)_;而矮胖走線,相鄰走線長度小,串?dāng)_也小。

當(dāng)串?dāng)_發(fā)生在信號(hào)的邊沿時(shí),其作用效果類似于影響了信號(hào)的傳播時(shí)間,比如下圖所示,有3根信號(hào)線,前兩根等時(shí)傳播,第三根信號(hào)線在邊沿時(shí)收到了串?dāng)_,看起來信號(hào)傳播的時(shí)間被改變了

0aeef4da-79b5-11ed-8abf-dac502259ad0.png

容性耦合電流和感性耦合電流共同構(gòu)成了串?dāng)_,如何抑制串?dāng)_呢?

增加走線之間間距,這是非常有效的手段。

減小平行信號(hào)走線的長度,盡量做的垂直走線,避免下圖邊沿耦合和寬邊耦合的走線方式。

做好阻抗控制或做好端接電阻。

避免阻抗不連續(xù)使得串?dāng)_被反射,而加劇串?dāng)_的影響。

使用地線隔離。

在相鄰信號(hào)之間添加一條地線進(jìn)行隔離,并且地線上打地孔,孔的間距小于λ/10(λ是波長,隔離地孔的使用場(chǎng)景比較復(fù)雜,這里只提供個(gè)經(jīng)驗(yàn)參考)。

在滿足datasheet需求條件下,降低信號(hào)上升沿時(shí)間。

0afc3104-79b5-11ed-8abf-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4315

    文章

    22941

    瀏覽量

    395600
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    26923

原文標(biāo)題:你的蛇行走線,對(duì)嗎?

文章出處:【微信號(hào):玩轉(zhuǎn)單片機(jī)與嵌入式,微信公眾號(hào):玩轉(zhuǎn)單片機(jī)與嵌入式】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高頻電路設(shè)計(jì)中的問題

    在高頻電路的精密布局中,信號(hào)線的近距離平行布線往往成為引發(fā)“”現(xiàn)象的潛在因素。,這一術(shù)語描述的是未直接相連的信號(hào)線間因電磁耦合而產(chǎn)生的不期望噪聲信號(hào),它如同電路中的隱形干擾源,
    的頭像 發(fā)表于 09-25 16:04 ?168次閱讀

    信號(hào)的介紹

    信號(hào)(Crosstalk)是指在信號(hào)傳輸過程中,一條信號(hào)線上的信號(hào)對(duì)相鄰信號(hào)線產(chǎn)生的干擾,這種干擾是由于電磁場(chǎng)耦合或直接電容、電感耦合引起的。根據(jù)耦合類型和位置的不同,信號(hào)主要
    的頭像 發(fā)表于 09-12 08:08 ?954次閱讀
    信號(hào)的<b class='flag-5'>串</b><b class='flag-5'>擾</b>介紹

    放大器的問題

    我做了一個(gè)128通道的放大器,20層板。測(cè)試的時(shí)候發(fā)現(xiàn)即便不給輸入信號(hào)也有一個(gè)輸出,導(dǎo)致我的放大器完全不可用,并且這個(gè)輸出信號(hào)波形很漂亮。我想請(qǐng)問大佬們這個(gè)信號(hào)是怎么來的?是嗎?怎樣才能消除它
    發(fā)表于 06-27 11:52

    M9航空接口3芯如何減少

    德索工程師說道要減少M(fèi)9航空接口3芯的,首先需要深入了解產(chǎn)生的原因。通常是由于電磁耦
    的頭像 發(fā)表于 04-26 16:11 ?349次閱讀
    M9航空接口3芯如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    嵌入式開發(fā)中引起的原因是什么?

    電路布線常會(huì)有的風(fēng)險(xiǎn),最后簡單說明幾個(gè)減小串的方法,常見增大走線間距、使兩導(dǎo)體的有風(fēng)險(xiǎn)的區(qū)域最小化、相鄰層走線時(shí)傳輸線互相彼此垂直
    發(fā)表于 03-07 09:30 ?1773次閱讀
    嵌入式開發(fā)中引起<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因是什么?

    在PCB設(shè)計(jì)中,如何避免?

    在PCB設(shè)計(jì)中,如何避免? 在PCB設(shè)計(jì)中,避免是至關(guān)重要的,因?yàn)?b class='flag-5'>串可能導(dǎo)致信號(hào)失真、
    的頭像 發(fā)表于 02-02 15:40 ?1640次閱讀

    PCB產(chǎn)生的原因及解決方法

    PCB產(chǎn)生的原因及解決方法? PCB(印刷電路板)是電子產(chǎn)品中非常重要的組成部分,它連接著各種電子元件,并提供電氣連接和機(jī)械支撐。在 PCB 設(shè)計(jì)和制造過程中,是一個(gè)常見的問題
    的頭像 發(fā)表于 01-18 11:21 ?1805次閱讀

    減少的方法有哪些

    一些方法盡量降低的影響。那么減少的方法有哪些? 檢查靠近 I/O 網(wǎng)絡(luò)的關(guān)鍵網(wǎng)絡(luò) 檢查與I/O線相關(guān)的關(guān)鍵網(wǎng)絡(luò)的布線非常重要,因?yàn)?/div>
    的頭像 發(fā)表于 01-17 15:02 ?1687次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的方法有哪些

    如何使用SigXplorer進(jìn)行的仿真

    (Crosstalk)是信號(hào)完整性(SignalIntegrity)中的核心問題之一,尤其在當(dāng)今的高密度電路板設(shè)計(jì)中,其影響愈發(fā)顯著。當(dāng)電路板上的走線密度增大時(shí),各線路間的電磁耦合增強(qiáng),
    的頭像 發(fā)表于 01-06 08:12 ?2188次閱讀
    如何使用SigXplorer進(jìn)行<b class='flag-5'>串</b><b class='flag-5'>擾</b>的仿真

    怎么樣抑制PCB設(shè)計(jì)中的

    空間中耦合的電磁場(chǎng)可以提取為無數(shù)耦合電容和耦合電感的集合,其中由耦合電容產(chǎn)生的信號(hào)在受害網(wǎng)絡(luò)上可以分成前向串?dāng)_和反向Sc,這個(gè)兩個(gè)信號(hào)極性相同;由耦合電感產(chǎn)生的
    發(fā)表于 12-28 16:14 ?303次閱讀
    怎么樣抑制PCB設(shè)計(jì)中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    什么是crosstalk?它是如何產(chǎn)生的?

    是芯片后端設(shè)計(jì)中非常普遍的現(xiàn)象,它會(huì)造成邏輯信號(hào)的預(yù)期之外的變化。消除的影響是后端的一個(gè)重要課題。
    的頭像 發(fā)表于 12-06 15:38 ?968次閱讀

    什么是?該如何處理它?

    什么是?該如何處理它?
    的頭像 發(fā)表于 12-05 16:39 ?774次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?該如何處理它?

    “一秒”讀懂對(duì)信號(hào)傳輸時(shí)延的影響

    “一秒”讀懂對(duì)信號(hào)傳輸時(shí)延的影響
    的頭像 發(fā)表于 11-28 17:07 ?533次閱讀
    “一秒”讀懂<b class='flag-5'>串</b><b class='flag-5'>擾</b>對(duì)信號(hào)傳輸時(shí)延的影響

    哪些原因會(huì)導(dǎo)致 BGA ?

    哪些原因會(huì)導(dǎo)致 BGA ?
    的頭像 發(fā)表于 11-27 16:05 ?368次閱讀

    如何減少PCB板內(nèi)的

    如何減少PCB板內(nèi)的
    的頭像 發(fā)表于 11-24 17:13 ?613次閱讀
    如何減少PCB板內(nèi)的<b class='flag-5'>串</b><b class='flag-5'>擾</b>