如何減少PCB板內(nèi)的串?dāng)_

本文轉(zhuǎn)載自： 韜略科技EMC微信公眾號(hào)

隨著科技發(fā)展和人們消費(fèi)需求，現(xiàn)今電子設(shè)備小型化的趨勢(shì)越來越突出，印制電路板（PCB）越做越小。這導(dǎo)致PCB板內(nèi)信號(hào)走線之間容易產(chǎn)生無意間耦合，這種耦合現(xiàn)象被稱為串?dāng)_（如圖1）。

圖1.平行走線相互串?dāng)_

以下列舉一些減少串?dāng)_的PCB布線規(guī)則。

規(guī)則 1：關(guān)鍵信號(hào)遠(yuǎn)離I/O信號(hào)

需要重點(diǎn)關(guān)注I/O連接口附近的關(guān)鍵布線，因?yàn)樵肼暫苋菀淄ㄟ^這些 I/O 口以輻射或者傳導(dǎo)的形式離開或進(jìn)入電路板。如I/O口直連的信號(hào)線與關(guān)鍵信號(hào)線靠太近，會(huì)產(chǎn)生耦合效應(yīng)（見圖 2）。

圖2.關(guān)鍵信號(hào)與I/O口走線圖示

噪聲會(huì)通過I/O連接線進(jìn)入，并通過PCB內(nèi)部I/O連接線耦合到關(guān)鍵信號(hào)上（時(shí)鐘或敏感信號(hào)），模型如圖3a。同樣的，關(guān)鍵信號(hào)（時(shí)鐘或高速信號(hào)）會(huì)將噪聲耦合到PCB內(nèi)部的I/O信號(hào)走線，并通過I/O連接線往外輻射，模型如圖3b示：

圖3.關(guān)鍵信號(hào)與I/O信號(hào)靠太近會(huì)引起潛在的EMC問題

規(guī)則2：高速信號(hào)走線盡量短

在高速PCB（> 100MHz）上，高頻信號(hào)波長(zhǎng)較短，輻射效率高，以至高速信號(hào)本身走線形成天線效應(yīng)，特別是當(dāng)走線放在頂層或底層時(shí)。這種不必要的輻射可以耦合到相鄰的走線甚至是附近接口連接線。我們建議將高速信號(hào)走線畫在PCB中間層，如圖4b所示。這有助于控制來高速信號(hào)產(chǎn)生的電磁場(chǎng)，避免出現(xiàn)串?dāng)_或電磁干擾形式的非預(yù)期耦合。如果高速走線走在表層，則應(yīng)使走線盡量短，當(dāng)走線小于電小尺寸（1/10波長(zhǎng)）時(shí)，天線效應(yīng)會(huì)大大減少。如圖4所示：

圖4. a.信號(hào)走表層 b.信號(hào)走中間層

規(guī)則3：差分網(wǎng)絡(luò)匹配

理論上，差分對(duì)傳輸?shù)男盘?hào)大小相等，極性相反，因此差分對(duì)產(chǎn)生的EMI會(huì)相互抵消或者忽略。但是，只有在差分對(duì)走線長(zhǎng)度相等并且盡可能對(duì)稱地靠近彼此時(shí)才有效。圖5展示了幾種不同情況的差分對(duì)走線。

圖5.差分走線優(yōu)劣對(duì)比圖

為了對(duì)比差分信號(hào)走線好壞的輻射情況，作如下電路仿真，圖6a和圖6b分別是兩組對(duì)稱和非對(duì)稱走線，走線左端輸入高頻差分信號(hào)，右端端接負(fù)載。

圖6. a.對(duì)稱走線 b.非對(duì)稱走線

我們對(duì)以上兩種情況做近場(chǎng)分析，噪聲仿真如圖7：

圖7.a對(duì)稱差分走線仿真圖 b非對(duì)稱差分走線仿真圖

在1m距離情況下，對(duì)比測(cè)試輻射發(fā)射情況。30MHz-1GHz的頻段下，對(duì)稱走線比非對(duì)稱走線噪聲值小8-10db，如圖8所示。

圖8. 1m距離輻射對(duì)比數(shù)據(jù)

總的來說，在電子設(shè)備的設(shè)計(jì)中，電路前期設(shè)計(jì)的重要性不容忽視。良好的EMC設(shè)計(jì)可以確保設(shè)備的正常運(yùn)行，避免電磁干擾對(duì)其他設(shè)備的影響，并提高產(chǎn)品自身的可靠性。

審核編輯 黃宇