芯動兼容UCIe標(biāo)準(zhǔn)的最新Chiplet技術(shù)解析

近日，芯動科技高速接口IP三件套之明星產(chǎn)品--InnolinkChiplet互連解決方案，相繼亮相第二屆中國互連技術(shù)與產(chǎn)業(yè)大會、智東西Chiplet公開課。芯動科技技術(shù)總監(jiān)高專分享了兩場專業(yè)演講，就行業(yè)Chiplet技術(shù)熱點和芯動Innolink Chiplet核心技術(shù)，與騰訊、阿里、中興、百度、是得科技等知名企業(yè)，以及中科院物理所、牛津大學(xué)、上海交大等學(xué)術(shù)科院領(lǐng)域名家交流分享，共同助推Chiplet互連技術(shù)的創(chuàng)新與應(yīng)用。

多晶粒Chiplet技術(shù)是通過各種不同的工藝和封裝技術(shù)，讓多個模塊芯片與底層基礎(chǔ)芯片有機(jī)結(jié)合，形成一個大帶寬、高密度的系統(tǒng)芯片，突破單晶圓性能和良率瓶頸，以更具性價比的路線滿足產(chǎn)業(yè)界日益增長的對芯片性能的需求，是技術(shù)發(fā)展大勢所趨。芯動作為在高速接口互連技術(shù)深耕十多年的賦能者，響應(yīng)客戶和市場需求，早于兩年前就推出了適用多個應(yīng)用場景、在先進(jìn)工藝量產(chǎn)驗證成功的自主Chiplet IP解決方案。該方案也是首套物理層兼容UCIe國際標(biāo)準(zhǔn)的Chiplet解決方案，跨工藝跨封裝，目前已在全球范圍內(nèi)實現(xiàn)廣泛兼容并成功商用落地，在硅基板、MCM封裝基板、化合物基板以及PCB級等互聯(lián)場景率先產(chǎn)業(yè)化，發(fā)揮Chiplet多晶粒技術(shù)的成本和性能優(yōu)勢，助力芯片設(shè)計企業(yè)和系統(tǒng)廠商實現(xiàn)產(chǎn)品成功。

“天下大勢，分久必合合久必分，半導(dǎo)體行業(yè)亦如是。”

——芯動科技，高專

INNOSILICONChiplet發(fā)展現(xiàn)狀

技術(shù)背景和優(yōu)勢前景

Chiplet（芯粒）通俗來講是對大芯片系統(tǒng)的拆分和重組，是系統(tǒng)級芯片（SoC）集成發(fā)展到后摩爾時代后，持續(xù)提高集成度和芯片算力的重要途徑。Chiplet通過分解手段，將SoC中CPU、加速器等資源解耦，甚至將同種資源也拆分為更細(xì)粒度的模塊，使得芯粒能夠在多種設(shè)計中重用。在芯粒生態(tài)中，用戶可以根據(jù)自己的需求，從各種供貨商提供的芯粒中挑選自己想要的芯粒，然后組合為個性化系統(tǒng)。因其能夠有效降低芯片開發(fā)門檻，使得芯片開發(fā)“降本增效”，業(yè)內(nèi)眾多巨頭都在大力投入Chiplet技術(shù)的研發(fā)和落地。

▲Chiplet接口技術(shù)和傳統(tǒng)接口技術(shù)比較

對CPU/GPU等芯片廠商而言，Chiplet可以縮小單die縮小尺寸、降低復(fù)雜度，實現(xiàn)芯片設(shè)計復(fù)雜度及設(shè)計成本的下降；在當(dāng)前先進(jìn)工藝場景下，Chiplet“模塊化剖分”的思路更有利于提高大型芯片良率、降低芯片制造成本，同時縮短開發(fā)周期和難度，便于部分模塊的迭代和優(yōu)化，突破die size上限。對芯片系統(tǒng)集成商而言，不同芯片的自由組合也將帶來產(chǎn)品生態(tài)的開放繁榮，優(yōu)勢集合，構(gòu)建差異化產(chǎn)品。對于芯片制造商Foundry而言，Chiplet的不同工藝組合將帶來更多高端工藝客戶和die集成業(yè)務(wù)。所以說，Chiplet優(yōu)勢明顯，前景一片大好。

與此同時，Chiplet互連也有諸多實現(xiàn)難點及痛點。Chiplet互連技術(shù)對帶寬需求更大，要求更低的延時和功耗，多應(yīng)用場景還需要實現(xiàn)跨工藝、跨封裝互聯(lián)，同時Chiplet線寬和間距小，互聯(lián)密度極高，因此技術(shù)實現(xiàn)更具挑戰(zhàn)性。此外，無廣泛使用的統(tǒng)一接口標(biāo)準(zhǔn)、片間互聯(lián)導(dǎo)致在PCB上測試和debug困難，這些也是Chiplet應(yīng)用量產(chǎn)亟待解決的問題。

▲Chiplet中傳統(tǒng)封裝和先進(jìn)封裝的比較

我們所說的Chiplet互聯(lián)優(yōu)勢主要區(qū)別于傳統(tǒng)互聯(lián)技術(shù)。傳統(tǒng)芯片主要基于PCB介質(zhì)，支持傳輸距離1~200cm，管腳有限，而且每個管腳占用的die面積很大，所以提高每個管腳的速度非常重要。Chiplet接口則可用于siliconinterposer或基板，傳輸距離普遍小于1cm，對低延時要求高，IO面積小，IO密度高，更看重的是單位面積的帶寬，另外Chiplet在傳統(tǒng)封裝和先進(jìn)封裝上的間距、功耗、die面積、帶寬、成本、尺寸需求也不一樣。

INNOSILICONInnolinkChiplet芯動UCIe Chiplet解決方案

基于前期在DDR、SerDes等高速接口技術(shù)的自主創(chuàng)新和先進(jìn)工藝的量產(chǎn)驗證，集十多年IP前后端、工藝定制、封測量產(chǎn)全流程之經(jīng)驗?zāi)芰Γ?/span>芯動科技專門針對Chiplet互聯(lián)推出了Innolink互連解決方案。

這是首個物理層兼容UCIe國際標(biāo)準(zhǔn)Chiplet超高速通訊解決方案，跨工藝、跨封裝，已完成主流先進(jìn)工藝開發(fā)驗證并授權(quán)多個項目成功量產(chǎn)。該方案包括INNOLINK-A/B/C三種規(guī)格，支持硅基板、普通基板和PCB板3種互連模式，在Die to Die、Chip to Chip、Package to Package、Board to Board各種不同應(yīng)用場景下，具備低延時、低功耗、高帶寬密度以及高性價比、高可靠性的優(yōu)勢，可全棧式協(xié)助芯片設(shè)計企業(yè)和系統(tǒng)廠商提高SoC研發(fā)效率，降低風(fēng)險，為數(shù)字時代算力需求升級提供有力支持。

▲InnolinkChipletA/B/C實現(xiàn)方法

值得一提的是，芯動兼容UCIe國際標(biāo)準(zhǔn)的Chiplet解決方案幾乎是在UCIe標(biāo)準(zhǔn)發(fā)布同一時間發(fā)布的。據(jù)高專介紹，芯動在Chiplet技術(shù)領(lǐng)域積累了大量的客戶應(yīng)用需求經(jīng)驗，幾年前就開始了Innolink Chiplet的研發(fā)工作，率先明確InnolinkB/C基于DDR的技術(shù)路線，并于2020年的Design Reuse全球會議上首次向業(yè)界公開Innolink A/B/C技術(shù)。得益于正確的技術(shù)方向和超前的布局規(guī)劃，INNOLINK-B/C的架構(gòu)和方案與UCIe基本一樣，都是針對標(biāo)準(zhǔn)封裝和先進(jìn)封裝單獨定義IO接口，都是單端信號，forward clock、sideband通道、datavalid信號、burst首發(fā)、Idle低功耗等均方向一致。

具體而言，INNOLINK-A是基于SerDes的互聯(lián)技術(shù)，適用于較長的傳輸距離和較大信號衰減，可實現(xiàn)板卡到板卡之間的互連，支持32/56/112Gbps/pair傳輸速率。INNOLINK-B對應(yīng)UCIe標(biāo)準(zhǔn)中的標(biāo)準(zhǔn)封裝，基于DDR技術(shù)單端信號，可支持短距PCB或MCM，同時兼容Die to Die和Chip to Chip，支持32Gbps/pin傳輸速率。INNOLINK-C則對應(yīng)UCIe標(biāo)準(zhǔn)中的先進(jìn)封裝，結(jié)合了GDDR和LPDDR的技術(shù)特點，針對Silicon Interposer做了優(yōu)化，IO電壓可低至0.4V，支持32Gbps/pin傳輸速率。

▲InnolinkChiplet量產(chǎn)測試板

芯動Innolink Chiplet可提供物理層方案，客戶自主構(gòu)建協(xié)議層，也可提供PHY&Controller打包方案，這兩種方案均已授權(quán)客戶量產(chǎn)測試。圍繞著Innolink Chiplet技術(shù)，芯動同時還提供封裝設(shè)計、可靠性驗證、信號完整性分析、DFT、熱仿真、測試方案等全棧式服務(wù)，使得芯片設(shè)計企業(yè)和系統(tǒng)廠商能夠快速便捷地實現(xiàn)多Die、多芯片之間的互連，有效簡化設(shè)計流程。

芯動的Chiplet也與其全系高端DDR、32/56/112G SerDes共同構(gòu)成了芯動高速接口IP三件套，在全球范圍內(nèi)具備核心競爭力。芯動的一站式高性能、高可靠IP具有三大優(yōu)勢：支持最新的接口協(xié)議，諸如GDDR6/6X、HBM3/2e、LPDDR5X/5、UCIe Chiplet、HDMI2.1、USB4.0等，全面覆蓋通用高速接口協(xié)議；支持最先進(jìn)的FinFET工藝，在各大代工廠和各級別工藝制程全面布局；先進(jìn)接口IP在先進(jìn)工藝上擁有大量的量產(chǎn)記錄和客戶群，流片驗證超過200次，為IP質(zhì)量提供了可靠保證。

▲芯動高速接口IP三件套解決方案“

作為全球一站式IP和芯片定制提供商，芯動一直堅持合規(guī)化、商業(yè)化、專業(yè)化運營，堅持以質(zhì)量和口碑為發(fā)展生命線，深耕高速接口IP十六年，擁有專業(yè)知識和經(jīng)驗豐富的開發(fā)團(tuán)隊，是業(yè)界極富口碑的IP和定制服務(wù)老牌廠商。16年來，芯動服務(wù)了AMD、微軟、亞馬遜、高通、安盛美等全球數(shù)百知名企業(yè)，未來還將持續(xù)為全球客戶提供極具競爭力的全棧式解決方案，客戶至上、需求驅(qū)動，助力設(shè)計企業(yè)迅速抓住關(guān)鍵市場。

”

芯動科技（Innosilicon）是一站式IP和芯片定制及GPU領(lǐng)軍企業(yè)，聚焦計算、存儲、連接等三大賽道，提供跨全球各大工藝廠（臺積電/三星/格芯/中芯國際/聯(lián)華電子/英特爾/華力）從55納米到5納米全套高速混合電路IP核和IP相關(guān)芯片定制解決方案。成立16年來，芯動已賦能全球數(shù)百家知名客戶，授權(quán)逾80億顆高端SoC芯片進(jìn)入規(guī)模量產(chǎn)，擁有100%成功率以及過十億顆FinFET定制芯片成功量產(chǎn)的驕人業(yè)績。公司在武漢、珠海、蘇州、西安、北京、上海、深圳、大連、成都等地均設(shè)立了研發(fā)中心，擁有完備的研發(fā)和質(zhì)量管理體系，一站式提供從規(guī)格到量產(chǎn)的全套解決方案?？蛻舻某晒褪俏覀兊某晒?！芯動風(fēng)華系列GPU瞄準(zhǔn)商用市場，響應(yīng)客戶需求，通過不斷升級GPU內(nèi)核，打造體驗流暢的GPU處理器產(chǎn)品。先后推出了“風(fēng)華1號“””4K級多路服務(wù)器GPU、“風(fēng)華2號”4K級三屏桌面和嵌入式GPU，性能強(qiáng)勁，跑分領(lǐng)先，功耗低，自帶智能計算能力，全面支持國內(nèi)外CPU/OS和生態(tài)，包括Linux、Windows和Android。16年來，芯動科技始終致力于賦能全球數(shù)字化創(chuàng)新，保持合規(guī)化運作，從IP到驗證，從設(shè)計到量產(chǎn)，從芯片到系統(tǒng)，我們用各種靈活共贏的商業(yè)模式，全方位服務(wù)于全球客戶及開發(fā)者，助力合作伙伴快速實現(xiàn)產(chǎn)品成功。

*了解更多IP和ASIC定制，請訪問芯動官網(wǎng)或垂詢Sales@innosilicon.com.cn；客戶的成功就是我們的成功，芯動竭誠為您服務(wù)。

INNOSILICON

更多新聞，等你發(fā)現(xiàn)

?芯動科技高性能計算IP“三件套”，滿足新一代SoC帶寬需求?驚艷全場！風(fēng)華2號桌面GPU性能領(lǐng)先，體驗流暢，實現(xiàn)商用突破?10Gbps！芯動科技最新LPDDR5/5X IP成功量產(chǎn)?芯動科技發(fā)布GDDR6X顯存技術(shù)?量產(chǎn)驗證成功！芯動科技物理層兼容UCIe國際標(biāo)準(zhǔn)的Chiplet解決方案正式發(fā)布?國產(chǎn)4K級高性能GPU “風(fēng)華1號”重磅發(fā)布，性能實現(xiàn)突破

怦然芯動 無限可能

聯(lián)系方式｜18502769661

Sales@innosilicon.com.cn

點擊閱讀原文查看直播課回放