0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

濕法和干法刻蝕圖形化的刻蝕過程討論

FindRF ? 來源:FindRF ? 2023-02-01 09:09 ? 次閱讀

刻蝕工藝簡介

刻蝕是移除晶圓表面材料,達(dá)到IC設(shè)計要求的一種工藝過程??涛g有兩種:一種為圖形 化刻蝕,這種刻蝕能將指定區(qū)域的材料去除,如將光刻膠或光刻版上的圖形轉(zhuǎn)移到襯底薄膜 上;另一種是整面全區(qū)刻蝕,即去除整個表面薄膜達(dá)到所需的工藝要求。本章將討論這兩種刻 蝕技術(shù),并強調(diào)圖形化的刻蝕過程。

下圖顯示了一個MOSFET柵圖形化刻蝕的工藝流程。首先是如下圖(a)所示的光刻工藝,即將柵光刻版上的圖形顯示到晶圓表面多晶硅薄膜的光刻膠上;然后利用刻蝕工藝將圖形轉(zhuǎn)移到光刻膠下面的多晶硅上,如下圖(b)所示;最后利用 濕法、干法或兩種技術(shù)的結(jié)合將光刻膠去除以完成柵的圖形化,如下圖(c)所示。

9588f16c-a1c5-11ed-bfe3-dac502259ad0.png

光刻技術(shù)和濕法刻蝕在印刷工業(yè)已經(jīng)使用,也可用做印刷電路板。半導(dǎo)體產(chǎn)業(yè)在20世紀(jì)50年代開始釆用這兩種技術(shù)制作晶體管集成電路。通過光刻工藝將光刻版的圖形轉(zhuǎn)移到晶圓表面的光刻膠上后,再經(jīng)過刻蝕或離子注入透過光刻膠上的圖形就可將器件或電路轉(zhuǎn)移到晶圓上。下圖顯示了IC制造中的圖形化刻蝕工藝。

20世紀(jì)80年代前主要使用濕法刻蝕,利用化學(xué)溶液將未被光刻膠覆蓋的材料溶解達(dá)到移轉(zhuǎn)圖形的目的。80年代之后,當(dāng)最小圖形尺寸縮小到3um以下時,濕法刻蝕就逐漸被干法(等離子體刻蝕)取代。這是由于濕法刻蝕為等向性刻蝕輪廓,會造成光刻膠的底切效應(yīng)及關(guān)鍵尺寸(CD)損失(見下圖)。

先進半導(dǎo)體制造中,幾乎所有的圖形化刻蝕都利用等離子體刻蝕技術(shù),然而薄膜剝除和薄膜質(zhì)量控制仍使用濕法刻蝕。下圖所示為CMOSIC芯片的鋁金屬化工藝,說明了一些刻蝕工藝的位置。

95b60148-a1c5-11ed-bfe3-dac502259ad0.png95de8d3e-a1c5-11ed-bfe3-dac502259ad0.png

IC芯片工藝過程包含許多刻蝕過程,如圖形化和整面全區(qū)刻蝕;單晶硅刻蝕用于形成淺溝槽隔離(Shallow Trench Isolation,STI);多晶硅刻蝕用于界定柵和局部連線。氧化物刻蝕界定接觸窗和金屬層間接觸窗孔;金屬刻蝕形成金屬連線。同時也有整面全區(qū)刻蝕,氧化層CMP停止在氮化硅層后的氮化硅剝除工藝(沒有顯示在下圖工藝中);電介質(zhì)的非等向性回刻蝕形成側(cè)壁空間層;鈦金屬硅化合物形成合金之后的鈦剝除(沒有包括在下圖中)。

961d9fe2-a1c5-11ed-bfe3-dac502259ad0.png

下圖顯示了一種先進CMOSIC的截面圖,其中包括選擇性外延源/漏極、高k最后柵和金屬柵(HKMG)、銅/低k互連。先進CMOSIC需要等離子體刻蝕單晶硅形成STI,濕法刻蝕單晶硅形成選擇性外延源/漏極。干法刻蝕被用于形成多晶硅虛柵,濕法刻蝕被用于去除多晶硅 虛柵為HKMG提供空間。使用銅/低k連線的先進CMOSIC用的是電介質(zhì)溝槽刻蝕工藝,而不是金屬刻蝕工藝。

962e918a-a1c5-11ed-bfe3-dac502259ad0.png

本章包含刻蝕的基礎(chǔ)原理:濕法和干法刻蝕、化學(xué)刻蝕、物理刻蝕和反應(yīng)式離子刻蝕及硅、多晶硅、電介質(zhì)和金屬刻蝕工藝。最后討論刻蝕工藝的發(fā)展趨勢。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • MOSFET
    +關(guān)注

    關(guān)注

    143

    文章

    7039

    瀏覽量

    212482
  • IC設(shè)計
    +關(guān)注

    關(guān)注

    37

    文章

    1290

    瀏覽量

    103694
  • CMOS芯片
    +關(guān)注

    關(guān)注

    3

    文章

    37

    瀏覽量

    8405

原文標(biāo)題:半導(dǎo)體行業(yè)之刻蝕工藝(一)

文章出處:【微信號:FindRF,微信公眾號:FindRF】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    干法刻蝕常用設(shè)備的原理及結(jié)構(gòu)

    干法刻蝕技術(shù)是一種在大氣或真空條件下進行的刻蝕過程,通常使用氣體中的離子或化學(xué)物質(zhì)來去除材料表面的部分,通過掩膜和刻蝕參數(shù)的調(diào)控,可以實現(xiàn)各向異性及各向同性
    的頭像 發(fā)表于 01-20 10:24 ?6257次閱讀
    <b class='flag-5'>干法刻蝕</b>常用設(shè)備的原理及結(jié)構(gòu)

    釋放MEMS機械結(jié)構(gòu)的干法刻蝕技術(shù)

    本帖最后由 gk320830 于 2015-3-7 11:21 編輯 釋放MEMS機械結(jié)構(gòu)的干法刻蝕技術(shù)濕法刻蝕是MEMS 器件去除犧牲材料的傳統(tǒng)工藝,總部位于蘇格蘭的Point 35
    發(fā)表于 11-04 11:51

    【轉(zhuǎn)帖】干法刻蝕的優(yōu)點和過程

    蒸汽刻蝕是把晶圓暴露于刻蝕劑蒸汽中。氫氟酸是最常用到的。其優(yōu)點是持續(xù)新鮮的刻蝕劑補充到晶圓表面并可以及時停止刻蝕。處于安全考慮,有毒蒸汽需要密封保存在系統(tǒng)內(nèi)。
    發(fā)表于 12-21 13:49

    請教碳化硅刻蝕工藝

    最近需要用到干法刻蝕技術(shù)去刻蝕碳化硅,采用的是ICP系列設(shè)備,刻蝕氣體使用的是SF6+O2,碳化硅上面沒有做任何掩膜,就是為了去除SiC表面損傷層達(dá)到表面改性的效果。但是實際刻蝕
    發(fā)表于 08-31 16:29

    釋放MEMS機械結(jié)構(gòu)的干法刻蝕技術(shù)

    釋放MEMS機械結(jié)構(gòu)的干法刻蝕技術(shù)   濕法刻蝕是MEMS 器件去除犧牲材料的傳統(tǒng)工藝,總部位于蘇格蘭的Point 35 Microstructures在SEMICON C
    發(fā)表于 11-18 09:17 ?1001次閱讀

    干法刻蝕原理

    干法刻蝕原理 刻蝕作用:去除邊緣PN結(jié),防止上下短路。干法刻蝕原理:利用高頻輝光放電反應(yīng),使CF4氣體激活成活性粒子,這些活性
    發(fā)表于 07-18 11:28 ?6214次閱讀

    兩種基本的刻蝕工藝:干法刻蝕濕法腐蝕

    反刻是在想要把某一層膜的總的厚度減小時采用的(如當(dāng)平坦化硅片表面時需要減小形貌特征)。光刻膠是另一個剝離的例子??偟膩碚f,有圖形刻蝕和無圖形刻蝕工藝條件能夠采用
    的頭像 發(fā)表于 12-14 16:05 ?7w次閱讀

    GaN材料干法刻蝕工藝在器件工藝中有著廣泛的應(yīng)用

    形貌。在優(yōu)化后的刻蝕工藝條件下GaN材料刻蝕速率達(dá)到340nm/min,側(cè)墻傾斜度大于8O。且刻蝕表均方根粗糙度小于3nm。對引起干法刻蝕損傷的因索進行了
    發(fā)表于 12-29 14:39 ?3422次閱讀
    GaN材料<b class='flag-5'>干法刻蝕</b>工藝在器件工藝中有著廣泛的應(yīng)用

    干法刻蝕之鋁刻蝕的介紹,它的原理是怎樣的

    在集成電路的制造過程中,刻蝕就是利用化學(xué)或物理方法有選擇性地從硅片表面去除不需要的材料的過程。從工藝上區(qū)分,刻蝕可以分為濕法
    發(fā)表于 12-29 14:42 ?9974次閱讀
    <b class='flag-5'>干法刻蝕</b>之鋁<b class='flag-5'>刻蝕</b>的介紹,它的原理是怎樣的

    干法刻蝕工藝介紹

    刻蝕室半導(dǎo)體IC制造中的至關(guān)重要的一道工藝,一般有干法刻蝕濕法刻蝕兩種,干法刻蝕濕法
    發(fā)表于 06-13 14:43 ?6次下載

    干法刻蝕解決RIE中無法得到高深寬比結(jié)構(gòu)或陡直壁問題

    在 MEMS 制造工藝中,常用的干法刻蝕包括反應(yīng)離子刻蝕 (Reactive lon Etching, RIE)、深反應(yīng)離子刻蝕(Deep Reactive lon Etching, DRIE) 和XerF2各向同性蝕刻。
    的頭像 發(fā)表于 10-10 10:12 ?4632次閱讀

    干法刻蝕和清洗(Dry Etch and Cleaning)

    干法刻蝕工藝流程為,將刻蝕氣體注入真空反應(yīng)室,待壓力穩(wěn)定后,利用射頻輝光放電產(chǎn)生等離子體;受高速電子撞擊后分解產(chǎn)生自由基,并擴散到圓片表面被吸附。
    的頭像 發(fā)表于 11-10 09:54 ?6086次閱讀

    濕法刻蝕和清洗(Wet Etch and Cleaning)

    濕法刻蝕是集成電路制造工藝最早采用的技術(shù)之一。雖然由于受其刻蝕的各向同性的限制,使得大部分的濕法刻蝕工藝被具有各向異性的
    的頭像 發(fā)表于 11-11 09:34 ?1.3w次閱讀

    干法刻蝕濕法刻蝕各有什么利弊?

    在半導(dǎo)體制造中,刻蝕工序是必不可少的環(huán)節(jié)。而刻蝕又可以分為干法刻蝕濕法刻蝕,這兩種技術(shù)各有優(yōu)勢,也各有一定的局限性,理解它們之間的差異是至
    的頭像 發(fā)表于 09-26 18:21 ?7377次閱讀
    <b class='flag-5'>干法刻蝕</b>與<b class='flag-5'>濕法</b><b class='flag-5'>刻蝕</b>各有什么利弊?

    等離子刻蝕ICP和CCP優(yōu)勢介紹

    刻蝕可以分為濕法刻蝕干法刻蝕濕法刻蝕各向異性較差,側(cè)壁容易產(chǎn)生橫向
    的頭像 發(fā)表于 04-12 11:41 ?4262次閱讀
    等離子<b class='flag-5'>刻蝕</b>ICP和CCP優(yōu)勢介紹