觸發(fā)器使用中的幾個問題

觸發(fā)器使用中的幾個問題

觸發(fā)器邏輯功能的轉(zhuǎn)換

觸發(fā)器邏輯功能轉(zhuǎn)換示意圖:

將已有觸發(fā)器轉(zhuǎn)換為所需觸發(fā)器的功能,實際上是求轉(zhuǎn)換電路,即求轉(zhuǎn)換電路的函數(shù)表達(dá)式:

代數(shù)法

通過比較已有觸發(fā)器和待求觸發(fā)器的特性方程, 求轉(zhuǎn)換電路的函數(shù)表達(dá)式.

例: 把JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器.

解: 已有JK觸發(fā)器的特性方程為:

待求D觸發(fā)器的特性方程為:

為求出轉(zhuǎn)換電路的函數(shù)表達(dá)式,可將D觸發(fā)器的特性方程轉(zhuǎn)換為:

比較JK觸發(fā)器的特性方程,可得:

例: 將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器.

T觸發(fā)器的特性

歸納為:

T=0 保持

T=1 翻轉(zhuǎn)

T觸發(fā)器的特性方程:

將上式和JK觸發(fā)器特性方程

比較,可得 J=K=T

注意：在這個電路中，由于采用的是下降邊沿JK觸發(fā)器，所以得到的T觸發(fā)器也是下降邊沿的。

圖表法

例: 把RS觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器.

① 首先列出JK觸發(fā)器的特性表;

② 根據(jù)RS觸發(fā)器的特性,列出當(dāng)滿足JK觸發(fā)器特性時S、R端應(yīng)加的信號;

③ 寫出下列兩個表達(dá)式:

轉(zhuǎn)換電路圖

例：試用D觸發(fā)器和四選一MUX構(gòu)成一個多功能觸 發(fā)器，其功能如下表所示。 表中L、T為控制變量，N為數(shù)據(jù)輸入變量。

解：① 列表；

② 設(shè)L、T為MUX的地址 變量，求MUX的數(shù)據(jù)端輸入信號；

③ 畫邏輯圖。

觸發(fā)器的脈沖工作特性

觸發(fā)器的脈沖工作特性:

指為了保證觸發(fā)器可靠的動作，而對時鐘脈沖、輸入信號以及它們之間的時間關(guān)系所提出的要求。

輸入信號的建立時間和保持時間

（1）建立時間

為使觸發(fā)器做好觸發(fā)準(zhǔn)備，要求輸入信號在時鐘脈沖的邊沿到來之前，提前一段時間到來，提前的這段時間叫建立時間，用t_set表示。

（2）保持時間

為了保證觸發(fā)器可靠翻轉(zhuǎn)，在時鐘脈沖到達(dá)后，輸入信號必須維持一段時間不變。 這段時間稱為保持時間，用t_h表示。

觸發(fā)器的傳輸延遲時間

從時鐘脈沖邊沿到達(dá)到觸發(fā)器的新狀態(tài)穩(wěn)定建立起來，所需要的時間叫做傳輸延遲時間。

tPHL表示輸出端由高電平變?yōu)榈碗娖降膫鬏斞舆t時間

tPLH表示輸出端由低電平變?yōu)楦唠娖降膫鬏斞舆t時間

觸發(fā)器的最高時鐘頻率

在保證觸發(fā)器可靠翻轉(zhuǎn)的條件下， 所允許的時鐘頻率有一個上限值 （最高頻率） ，該上限值即為觸發(fā)器的最高時鐘頻率，用f_max表示。

脈沖寬度

為保證時序邏輯電路能夠正常穩(wěn)定地工作，要求輸入信號的脈沖寬度大于最小脈沖寬度（tw）

功耗

數(shù)字電路的功耗是指它的總功率消耗，

根據(jù)該參數(shù)可以確定所需直流電源的輸出容量。

例：在＋5V直流電源上工作的一個D觸發(fā)器，如果流經(jīng)它的電流是5mA，那么功耗就是

P=VCC×ICC=5V×5mA=25mW

假設(shè)某數(shù)字系統(tǒng)總共需要10個觸發(fā)器，并且每一個觸發(fā)器都耗用25mW的功率，則總功率需求是

PT=10×25mW=250mW

說明直流電源所需要的輸出容量是250mW。

如果該數(shù)字系統(tǒng)也工作在＋5V的直流電源上，那么電源必須提供的電流量為

觸發(fā)器的合理選用

1.從邏輯功能來選擇觸發(fā)器

如果要將輸入信號存入到觸發(fā)器中，則選擇 D觸器。

如果需要一個輸入信號，且要求觸發(fā)器具有翻轉(zhuǎn)和保持的功能，則選擇 T 觸發(fā)器。

如果只需要翻轉(zhuǎn)功能，則選用 T’觸發(fā)器。

如果需要兩個輸入信號，要求觸發(fā)器具有置 0、置 1、保持、翻轉(zhuǎn)功能，則選用 JK 觸發(fā)器。

從電路結(jié)構(gòu)形式來選擇觸發(fā)器

如果觸發(fā)器只用作寄存一位二值信號，則可以選用門控鎖存器 ，這種器件電路簡單、價格低廉。

如果輸入信號不夠穩(wěn)定或易受干擾，則選用邊沿觸發(fā)器； 可以避免空翻現(xiàn)象的發(fā)生，提高電路的可靠性。

從制造工藝來選擇觸發(fā)器

TTL觸發(fā)器的速度較快。

CMOS 觸發(fā)器的優(yōu)點是功耗低和抗干擾能力強(qiáng)。

觸發(fā)器使用的注意事項

（1）集成觸發(fā)器中一般都設(shè)有異步置 0 和置1端，可以利用它們給觸發(fā)器設(shè)定初始狀態(tài)。

（2）每一片集成觸發(fā)器都有且只有一個公共的電源和地，若電路輸入信號 1 則和電源相連，若輸入信號 0 則和地相連。

（3）在使用觸發(fā)器時，應(yīng)當(dāng)注意其脈沖工作特性，時鐘脈沖輸入和信號輸入在作用時間上要很好地配合，否則就不肯能可靠地工作。

（4）一個集成電路中可能集成了一個或幾個觸發(fā)器，它們之間是相互獨立的，可以單獨使用。