0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SiC外延工藝基本介紹

qq876811522 ? 來源:碳化硅研習(xí)社 ? 2023-05-31 09:27 ? 次閱讀

來源:碳化硅研習(xí)社

外延層是在晶圓的基礎(chǔ)上,經(jīng)過外延工藝生長(zhǎng)出特定單晶薄膜,襯底晶圓和外延薄膜合稱外延片。其中在導(dǎo)電型碳化硅襯底上生長(zhǎng)碳化硅外延層制得碳化硅同質(zhì)外延片,可進(jìn)一步制成肖特基二極管、MOSFETIGBT 等功率器件,其中應(yīng)用最多的是4H-SiC 型襯底。

由于碳化硅功率器件與傳統(tǒng)硅功率器件制作工藝不同,不能直接制作在碳化硅單晶材料上,必須在導(dǎo)通型單晶襯底上額外生長(zhǎng)高質(zhì)量的外延材料,并在外延層上制造各類器件,所以外延的質(zhì)量對(duì)器件的性能是影響非常大。不同的功率器,它的性能的提高也對(duì)外延層的厚度、摻雜濃度以及缺陷提出了更高要求。

d0c29142-fed7-11ed-90ce-dac502259ad0.png

圖1.單極型器件外延層的摻雜濃度和厚度與阻斷電壓關(guān)系曲線

碳化硅外延層的制備方法主要有:蒸發(fā)生長(zhǎng)法;液相外延生長(zhǎng)(LPE);分子束外延生長(zhǎng)(MBE);化學(xué)氣相沉積(CVD)。

這里對(duì)這幾種制備方法做了一個(gè)基本的總結(jié),見表1?;瘜W(xué)氣相沉積(CVD)法是目前工廠大批量生產(chǎn)用的主要方法。

制備方法 工藝的優(yōu)點(diǎn) 工藝的缺點(diǎn)
液相外延生長(zhǎng) (LPE) 設(shè)備需求簡(jiǎn)單并且成本較低的生長(zhǎng)方法。 很難控制好外延層的表面形貌。設(shè)備不能同時(shí)外延多片晶圓,限制了批量生產(chǎn)。
分子束外延生長(zhǎng)(MBE) 可以在低生長(zhǎng)溫度下生長(zhǎng)不同的 SiC 晶型外延層 設(shè)備真空要求度很高,成本高昂。生長(zhǎng)外延層速率慢
化學(xué)氣相沉積(CVD) 工廠批量生產(chǎn)最主要的方法。生長(zhǎng)厚外延層時(shí)能夠?qū)ιL(zhǎng)速率精確控制 SiC 外延層仍然存在各種缺陷,從而對(duì)器件特性造成影響,所以針對(duì) SiC 的外延生長(zhǎng)工藝需要進(jìn)行不斷的優(yōu)化
蒸發(fā)生長(zhǎng)法 使用和SiC拉晶同樣的設(shè)備,工藝和拉晶稍微有區(qū)別。設(shè)備成熟,成本低 SiC 的蒸發(fā)不均勻,很難利用其蒸發(fā)生長(zhǎng)出較高質(zhì)量的外延層

表1. 外延層主要制備方法的比較

在有一定傾斜角度的偏軸{0001}襯底上,如圖2(b)示意圖,臺(tái)階面的密度很大而且臺(tái)階面很小,晶體成核不容易在臺(tái)階面上發(fā)生,多發(fā)生在臺(tái)階的并入點(diǎn)出,這里只存在一種成核鍵位。所以外延層可以完美地復(fù)制襯底的堆垛次序,消除多型體共存的問題。

d0e8d9ec-fed7-11ed-90ce-dac502259ad0.png

圖2. 4H-SiC臺(tái)階控制外延法的物理過程示意圖

d10cb5d8-fed7-11ed-90ce-dac502259ad0.png

圖3. 4H-SiC臺(tái)階控制外延法CVD生長(zhǎng)臨界條件

d1208928-fed7-11ed-90ce-dac502259ad0.png

圖4. 4H-SiC外延中不同硅源下的生長(zhǎng)速率比較

目前在中低壓應(yīng)用領(lǐng)域(比如1200伏器件),碳化硅外延的技術(shù)相對(duì)成熟。它的厚度均勻性、摻雜濃度均勻性以及缺陷分布可以做到相對(duì)較優(yōu)的水平,基本可以滿足中低壓 SBD、MOS、JBS 等器件需求。

但在高壓領(lǐng)域,目前外延片需要攻克的難關(guān)還很多。比如10000伏的器件需要的外延層厚度為100μm左右,該外延層的厚度和摻雜濃度均勻性比低壓器件的外延層差很多,尤其是摻雜濃度的均勻性,同時(shí)它的三角缺陷也破壞了器件的整體性能。在高壓應(yīng)用領(lǐng)域,器件的類型趨向于使用雙極器件,對(duì)外延層的的少子壽命要求比較高,也需要優(yōu)化工藝來提高少子壽命。

當(dāng)前國(guó)內(nèi)外延主要以 4 英寸和 6 英寸為主,大尺寸碳化硅外延片占比逐年遞增。碳化硅外延尺寸主要受制于碳化硅襯底尺寸,當(dāng)前 6 英寸碳化硅襯底已經(jīng)實(shí)現(xiàn)商用,因此碳化硅襯底外延也逐漸從 4 英寸向 6 英寸過渡。

隨著碳化硅襯底制備技術(shù)的提升及產(chǎn)能擴(kuò)張,碳化硅襯底價(jià)格正在逐步降低。在外延片價(jià)格構(gòu)成中,襯底占據(jù)了外延 50%以上的成本,隨著襯底價(jià)格的下降,碳化硅外延價(jià)格也有望降低。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • MOSFET
    +關(guān)注

    關(guān)注

    143

    文章

    7039

    瀏覽量

    212477
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4815

    瀏覽量

    127670
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    567

    瀏覽量

    28736
  • SiC
    SiC
    +關(guān)注

    關(guān)注

    29

    文章

    2730

    瀏覽量

    62360
  • 碳化硅
    +關(guān)注

    關(guān)注

    25

    文章

    2680

    瀏覽量

    48790

原文標(biāo)題:SiC外延工藝基本介紹

文章出處:【微信號(hào):汽車半導(dǎo)體情報(bào)局,微信公眾號(hào):汽車半導(dǎo)體情報(bào)局】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    半導(dǎo)體制造之外延工藝詳解

    外延工藝是指在襯底上生長(zhǎng)完全排列有序的單晶體層的工藝。一般來講,外延工藝是在單晶襯底上生長(zhǎng)一層與原襯底相同晶格取向的晶體層。
    的頭像 發(fā)表于 02-13 14:35 ?1.4w次閱讀

    SiC外延層的缺陷控制研究

    探索SiC外延層的摻雜濃度控制與缺陷控制,揭示其在高性能半導(dǎo)體器件中的關(guān)鍵作用。
    的頭像 發(fā)表于 01-08 09:35 ?1824次閱讀
    <b class='flag-5'>SiC</b><b class='flag-5'>外延</b>層的缺陷控制研究

    SiC功率模塊介紹

    從本文開始進(jìn)入新的一章。繼SiC概要、SiC-SBD(肖特基勢(shì)壘二極管 )、SiC-MOSFET之后,來介紹一下完全由SiC功率元器件組成的
    發(fā)表于 11-27 16:38

    啟用PowerFill外延工藝的電源設(shè)備

    啟用PowerFill外延工藝的電源設(shè)備  ASM International推出了其PowerFill的外延硅(Epi Si)溝槽填充工藝。新
    發(fā)表于 01-23 08:35 ?580次閱讀

    采用PowerFill外延工藝的電源器件

    采用PowerFill外延工藝的電源器件  ASM International推出了其PowerFill的外延硅(Epi Si)溝槽填充工藝。新
    發(fā)表于 01-25 09:17 ?570次閱讀

    外延層的摻雜濃度對(duì)SiC功率器件的重要性

    控制外延層的摻雜類型和濃度對(duì) SiC 功率器件的性能至關(guān)重要,它直接決定了后續(xù)器件的比導(dǎo)通電阻,阻斷電壓等重要的電學(xué)參數(shù)。
    的頭像 發(fā)表于 04-11 13:44 ?6903次閱讀

    CMOS工藝流程介紹

    CMOS工藝流程介紹,帶圖片。 n阱的形成 1. 外延生長(zhǎng)
    發(fā)表于 07-01 11:23 ?41次下載

    溝槽型SiC MOSFET工藝流程及SiC離子注入

    在提高 SiC 功率器件性能方面發(fā)揮重要作用的最重要步驟之一是器件制造工藝流程。SiC功率器件在用作n溝道而不是p溝道時(shí)往往表現(xiàn)出更好的性能;為了獲得更高的性能,該器件需要在低電阻率的 p 型襯底上
    的頭像 發(fā)表于 10-27 09:35 ?6647次閱讀

    氮化鎵外延工藝介紹 氮化鎵外延片的應(yīng)用

    氮化鎵外延片生長(zhǎng)工藝較為復(fù)雜,多采用兩步生長(zhǎng)法,需經(jīng)過高溫烘烤、緩沖層生長(zhǎng)、重結(jié)晶、退火處理等流程。兩步生長(zhǎng)法通過控制溫度,以防止氮化鎵外延片因晶格失配或應(yīng)力而產(chǎn)生翹曲,為目前全球氮化鎵外延
    的頭像 發(fā)表于 02-05 14:50 ?5351次閱讀

    氮化鎵外延工藝流程介紹 外延片與晶圓的區(qū)別

    氮化鎵外延工藝是一種用于制備氮化鎵外延片的工藝,主要包括表面清洗、氮化處理、清洗處理、干燥處理和檢測(cè)處理等步驟。
    發(fā)表于 02-20 15:50 ?1.3w次閱讀

    SiC外延片是SiC產(chǎn)業(yè)鏈條的核心環(huán)節(jié)嗎?

    碳化硅功率器件與傳統(tǒng)硅功率器件制作工藝不同,不能直接制作在碳化硅單晶材料上,必須在導(dǎo)通型單晶襯底上額外生長(zhǎng)高質(zhì)量的外延材料,并在外延層上制造各類器件。
    發(fā)表于 08-03 11:21 ?445次閱讀
    <b class='flag-5'>SiC</b><b class='flag-5'>外延</b>片是<b class='flag-5'>SiC</b>產(chǎn)業(yè)鏈條的核心環(huán)節(jié)嗎?

    SiC外延片測(cè)試需要哪些分析

    對(duì)于摻雜的SiC外延片,紅外光譜測(cè)量膜厚為通用的行業(yè)標(biāo)準(zhǔn)。碳化硅襯底與外延層因摻雜濃度的不同導(dǎo)致兩者具有不同的折射率,因此試樣的反射光譜會(huì)出現(xiàn)反映外延層厚度信息的連續(xù)干涉條紋。
    發(fā)表于 08-05 10:31 ?1927次閱讀
    <b class='flag-5'>SiC</b><b class='flag-5'>外延</b>片測(cè)試需要哪些分析

    SiC外延片制備技術(shù)解析

    碳化硅功率器件與傳統(tǒng)硅功率器件制作工藝不同,不能直接制作在碳化硅單晶材料上,必須在導(dǎo)通型單晶襯底上額外生長(zhǎng)高質(zhì)量的外延材料,并在外延層上制造各類器件。
    的頭像 發(fā)表于 08-15 14:43 ?1781次閱讀
    <b class='flag-5'>SiC</b><b class='flag-5'>外延</b>片制備技術(shù)解析

    什么是外延工藝?什么是單晶與多晶?哪些地方會(huì)涉及到外延工藝?

    外延工藝介紹,單晶和多晶以及外延生長(zhǎng)的方法介紹。
    的頭像 發(fā)表于 11-30 18:18 ?3162次閱讀
    什么是<b class='flag-5'>外延</b><b class='flag-5'>工藝</b>?什么是單晶與多晶?哪些地方會(huì)涉及到<b class='flag-5'>外延</b><b class='flag-5'>工藝</b>?

    分子束外延(MBE)工藝及設(shè)備原理介紹

    分子束外延(Molecular beam epitaxy,MBE)是一種在超高真空狀態(tài)下,進(jìn)行材料外延技術(shù),下圖為分子束外延的核心組成,包括受熱的襯底和釋放到襯底上的多種元素的分子束。
    的頭像 發(fā)表于 01-15 18:12 ?4764次閱讀
    分子束<b class='flag-5'>外延</b>(MBE)<b class='flag-5'>工藝</b>及設(shè)備原理<b class='flag-5'>介紹</b>