0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

帶隙基準(zhǔn)電壓模塊之bg的溫度曲線分析

冬至子 ? 來源:Analog CMOS ? 作者:小彭 ? 2023-07-06 11:22 ? 次閱讀

bg溫度曲線分析

Bandgap 電壓的表達(dá)式:

圖片

圖片

Bg 表達(dá)式第一項(xiàng): IR 曲線:

圖片

其中 B 是電阻的一階溫度系數(shù)(不考慮二階溫度系數(shù)、電阻電壓系數(shù)),dIR/dT 是 IR 對(duì)溫度求導(dǎo)是一個(gè)常數(shù), 所以IR是一條直線。圖4.1 中的藍(lán)色線(dVBE/dT)是 VBE 對(duì)溫度的導(dǎo)數(shù),由圖可知 dVBE/dT 隨溫度增大而增

大。

Bg 表達(dá)式第二項(xiàng) :VBE 曲線

圖片

圖片

圖片

圖片

圖片

哪些因素決定 VBE 曲線形狀?:

VBE 曲線的彎曲程度, 可能受到式(2.5) 高亮部分(設(shè)計(jì)中的可控量) 的影響。所以

接下來,通過仿真分別分析, 三個(gè)參數(shù)給 bg 溫度曲線帶來的影響。

? Ro 的溫度系數(shù)“B”;

? 三極管比例“n: 1”中的“n”;

? 產(chǎn)生 PTAT 電流的電阻“Ro”的阻值。

這里沒有放入仿真驗(yàn)證過程,因?yàn)槊總€(gè)工藝參數(shù)不同(電阻的一階二階溫度系數(shù),三極管的尺寸、溫度系數(shù)等)

直接上某工藝下結(jié)論(僅供啟發(fā)參考)

圖片

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 三極管
    +關(guān)注

    關(guān)注

    142

    文章

    3592

    瀏覽量

    121524
  • 仿真器
    +關(guān)注

    關(guān)注

    14

    文章

    1014

    瀏覽量

    83594
  • 帶隙基準(zhǔn)電壓
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    6415
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    低溫漂CMOS基準(zhǔn)電壓分析

    基準(zhǔn)電壓源的目的是產(chǎn)生一個(gè)對(duì)溫度變化保持恒定的量,由于雙極型晶體管的基極電壓VBE,其
    發(fā)表于 11-23 09:19 ?4135次閱讀
    低溫漂CMOS<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源<b class='flag-5'>分析</b>

    基準(zhǔn)電路設(shè)計(jì)原理

    基準(zhǔn)廣泛應(yīng)用于模擬集成電路中。基準(zhǔn)電路輸出的基準(zhǔn)
    的頭像 發(fā)表于 07-06 10:42 ?1887次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路設(shè)計(jì)原理

    基準(zhǔn)的高階溫度補(bǔ)償

    基準(zhǔn)的一階溫度補(bǔ)償如圖1所示,雙極型晶體管基極-發(fā)射極電壓差ΔVBE具有正溫度系數(shù),而雙極型
    的頭像 發(fā)表于 12-15 15:52 ?1739次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>的高階<b class='flag-5'>溫度</b>補(bǔ)償

    高電源抑制的基準(zhǔn)源設(shè)計(jì)方案

      本文通過結(jié)合LDO與Brokaw基準(zhǔn)核心,設(shè)計(jì)出了高PSR的基準(zhǔn),此
    發(fā)表于 10-10 16:52

    基于LDO穩(wěn)壓器的基準(zhǔn)電壓源設(shè)計(jì)

    一種結(jié)構(gòu)簡(jiǎn)單的基于LDO穩(wěn)壓器的基準(zhǔn)電壓源,以BrokaW
    發(fā)表于 10-09 14:42

    基于BiCMOS工藝的基準(zhǔn)電壓源設(shè)計(jì)

    電壓基準(zhǔn)是模擬集成電路的重要單元模塊,本文在0.35um BiCMOS 工藝下設(shè)計(jì)了一個(gè)基準(zhǔn)
    發(fā)表于 01-11 11:42 ?31次下載

    一種高精度BiCMOS電壓基準(zhǔn)源的設(shè)計(jì)

    在對(duì)傳統(tǒng)典型CMOS電壓基準(zhǔn)源電路分析基礎(chǔ)上提出了一種高精度,高電源抑制
    發(fā)表于 08-03 10:51 ?0次下載

    基于汽車環(huán)境的基準(zhǔn)電壓源的設(shè)計(jì)

    比較了傳統(tǒng)帶運(yùn)算放大器的基準(zhǔn)電壓源電路與采用曲率補(bǔ)償技術(shù)的改進(jìn)電路,設(shè)計(jì)了一種適合汽車電子使用的
    發(fā)表于 12-22 17:22 ?22次下載

    14位Pipeline ADC設(shè)計(jì)的電壓基準(zhǔn)源技術(shù)

    14位Pipeline ADC設(shè)計(jì)的電壓基準(zhǔn)源技術(shù) 目前,基準(zhǔn)電壓源被廣泛應(yīng)用與高精度比較
    發(fā)表于 04-23 09:42 ?3645次閱讀
    14位Pipeline ADC設(shè)計(jì)的<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準(zhǔn)</b>源技術(shù)

    新型BiCMOS基準(zhǔn)電路的設(shè)計(jì)

      在模擬及數(shù)/?;旌霞呻娐吩O(shè)計(jì)中,電壓基準(zhǔn)是非常重要的電路模塊之一,而通過巧妙設(shè)計(jì)的電壓
    發(fā)表于 11-02 09:40 ?1985次閱讀
    新型BiCMOS<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路的設(shè)計(jì)

    電壓基準(zhǔn)源的設(shè)計(jì)與分析

    本文介紹了基準(zhǔn)源的發(fā)展和基本工作原理以及目前較為常用的基準(zhǔn)源電路結(jié)構(gòu)。設(shè)計(jì)了一種基于Banba結(jié)構(gòu)的基準(zhǔn)源電路,重點(diǎn)對(duì)自啟動(dòng)電路及放大電
    發(fā)表于 05-24 15:18 ?79次下載
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>電壓</b><b class='flag-5'>基準(zhǔn)</b>源的設(shè)計(jì)與<b class='flag-5'>分析</b>

    cmos基準(zhǔn)電壓源設(shè)計(jì)

    是導(dǎo)的最低點(diǎn)和價(jià)帶的最高點(diǎn)的能量之差。也稱能。越大,電子由價(jià)帶被激發(fā)到導(dǎo)
    發(fā)表于 11-24 15:45 ?2.3w次閱讀
    cmos<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b>源設(shè)計(jì)

    基準(zhǔn)是什么_基準(zhǔn)電路的優(yōu)點(diǎn)

    本文首先介紹了基準(zhǔn)是什么,然后分析基準(zhǔn)的原
    發(fā)表于 08-06 17:48 ?8902次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>是什么_<b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b>電路的優(yōu)點(diǎn)

    基準(zhǔn)電壓模塊EA offset影響分析

    如圖2.2(a)是兩種常見的bg結(jié)構(gòu),對(duì)于這兩個(gè)bg模塊的輸出電壓誤差來源
    的頭像 發(fā)表于 07-06 11:19 ?1894次閱讀
    <b class='flag-5'>帶</b><b class='flag-5'>隙</b><b class='flag-5'>基準(zhǔn)</b><b class='flag-5'>電壓</b><b class='flag-5'>模塊</b><b class='flag-5'>之</b>EA offset影響<b class='flag-5'>分析</b>

    如何減小cmos基準(zhǔn)溫度系數(shù)工藝角的影響?

    、速度快等優(yōu)點(diǎn),在眾多電子設(shè)備中應(yīng)用廣泛。其中,基準(zhǔn)電壓就是一個(gè)比較重要的參數(shù),而基準(zhǔn)電壓溫度系數(shù)是指在不同
    的頭像 發(fā)表于 10-23 10:29 ?1159次閱讀