0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何滿足PCB疊層需求

Altium ? 來(lái)源:Altium ? 2023-09-15 09:41 ? 次閱讀

PCB設(shè)計(jì)業(yè)務(wù)中,與制造商和供應(yīng)商溝通需求是首要任務(wù)。由于未提供正確的信息、未列出足夠的信息或未提供任何信息,我們的請(qǐng)求有時(shí)會(huì)丟失上下文。盡管經(jīng)驗(yàn)豐富的PCB設(shè)計(jì)師可以采取措施指定其希望在PCB疊層中看到的所有元素,但最終制造商將處理該決定,以努力在可用材料與加工能力和產(chǎn)量之間取得平衡。

疊層描述的不僅僅是PCB的基本結(jié)構(gòu);疊層中內(nèi)置了許多其他設(shè)計(jì)考慮因素,這些因素由您的核心材料和介電材料的材料特性定義。為確保您的設(shè)計(jì)與制造商的能力、材料庫(kù)存和阻抗要求兼容,設(shè)計(jì)人員必須確保明確定義其疊層要求。如果您在最初創(chuàng)建設(shè)計(jì)時(shí)遵循我的建議,并且您最初向您的制造商詢問(wèn)其可用疊層,那么您將處于良好狀態(tài)。如果您圍繞該層堆疊進(jìn)行設(shè)計(jì),則與您的制作商合作會(huì)容易得多。

如果您手握現(xiàn)有的設(shè)計(jì),并且需要在任何地方使用兼容的材料集進(jìn)行生產(chǎn),該怎么辦?如何降低收到的電路板不符合要求的風(fēng)險(xiǎn)?這就是我們將在本文中討論的內(nèi)容。如果遵循其中的一些技巧,您將是在與制造一起設(shè)計(jì),而不僅僅是為制造而設(shè)計(jì)。

確保指定PCB層堆疊需求

正如我上面提到的,在設(shè)計(jì)的初始迭代中,通常情況下您可以獲得標(biāo)準(zhǔn)疊層并在您的設(shè)計(jì)中使用它。這是設(shè)計(jì)原型并投入生產(chǎn)的最快方法。另一種選擇是至少使用您選擇的材料設(shè)計(jì)您自己的疊層,然后與制造廠進(jìn)行質(zhì)量驗(yàn)證。他們會(huì)告訴您是否可以生產(chǎn),您可以決定如何從該步驟繼續(xù)(重新設(shè)計(jì)疊層,或?qū)⑵浒l(fā)送到其他地方)。

在設(shè)計(jì)已經(jīng)完成時(shí),情況有點(diǎn)不同。如果進(jìn)行設(shè)計(jì)生產(chǎn),您必須確保裸板制造商能夠達(dá)到多種規(guī)格,包括:

層特性——這包括層厚度、銅重量、銅箔類(lèi)型(反向處理、電沉積、壓延銅、添加劑等)以及層壓板結(jié)構(gòu)/編織樣式。

介電和阻抗要求——如果有需要達(dá)到的阻抗規(guī)范(信號(hào)電源),您需要指定層中的介電常數(shù)以及層厚度和銅。

允許的替換和公差——制造商可以看到您允許他們修改的內(nèi)容,以確保設(shè)計(jì)可以在任何地方可靠地生產(chǎn)。

我們不經(jīng)常談?wù)摰?點(diǎn),而是將DFM的重點(diǎn)作為第1點(diǎn)和第2點(diǎn)的一部分。如果您可以考慮到第3點(diǎn)中PCB層堆疊所需的可能更改,則可以消除收到不符合規(guī)格的電路板的風(fēng)險(xiǎn)。

為確保滿足您的PCB疊層需求,您可以使用一份重要文檔以指定您的電路板要求:PCB制造圖。您需要同時(shí)使用疊層圖和制造說(shuō)明,將PCB層堆疊要求傳達(dá)給制造商。

從PCB層堆疊圖或表格開(kāi)始

在制造圖中,您可以立即使用層堆疊圖指定堆疊的大部分要求。如果您希望為制造廠提供電路板的基本要求,這是最簡(jiǎn)單的方法。下面的示例是一個(gè)4層板的設(shè)計(jì),可用于高速PCB、電源調(diào)節(jié)器模塊、微控制器板或其他通用板。

c00efcb2-52f3-11ee-a25d-92fbcf53809c.jpg

制造圖中的PCB層堆疊圖示例,這是在Draftsman中創(chuàng)建的

從這張圖紙中,我們已經(jīng)可以看到制造廠需要滿足的幾個(gè)重要規(guī)格:

層厚和層數(shù)

每層的銅重量

特定材料集(此處為ITEQ IT-180BS/IT-180C)

與每層匹配的Gerber文件擴(kuò)展名

有時(shí),當(dāng)我收到客戶的需求清單時(shí),這些要點(diǎn)會(huì)被編譯成一個(gè)疊層文檔。將設(shè)計(jì)輸出提交給制造商時(shí),可以將疊層文件或其他要求文件作為文件包的一部分,但此信息也應(yīng)反映在制造圖紙中。最好的方法是使用如上所示的疊層圖。

阻抗和介電特性如何?如果您在設(shè)計(jì)時(shí)考慮了特定的材料集,盡管這些內(nèi)容可以包含在您的PCB層堆疊圖中,您也無(wú)需明確列出。為確保制造廠在設(shè)計(jì)中考慮到這些公差,您必須指定可接受的跡線寬度和層厚公差。

疊層和跡線寬度的公差

為了確保達(dá)到介電常數(shù)目標(biāo)、熱/化學(xué)特性目標(biāo)或阻抗目標(biāo)(假設(shè)您已指定),有三種方法可以在設(shè)計(jì)中繼續(xù):

在進(jìn)行任何設(shè)計(jì)工作之前,請(qǐng)讓制造廠批準(zhǔn)您的疊層。如果他們批準(zhǔn),請(qǐng)確保他們根據(jù)受控阻抗數(shù)據(jù),為您的阻抗值指定跡線寬度。如果您圍繞此跡線寬度和層堆疊進(jìn)行設(shè)計(jì),那么您就會(huì)知道您在制造圖中提供的規(guī)格將產(chǎn)生所需的電氣行為。

為將在PCB疊層中使用的任何兼容材料指定IPC條紋板一致性。您需要知道初始材料選擇所需的條紋板。

允許制造商根據(jù)需要調(diào)整跡線寬度,以適應(yīng)PCB疊層中使用的任何材料互換。您無(wú)需指定特定的條紋板或材料名稱,盡管您可以在制造說(shuō)明中隨意這樣做。

選項(xiàng)#1可確保您的電路板準(zhǔn)確無(wú)誤,但僅限于僅提供特定材料集的制造商。選項(xiàng)#2和#3更為通用,它們?cè)噲D覆蓋所有情況,但您可能必須請(qǐng)求在制造過(guò)程中實(shí)施阻抗控制測(cè)試。在制作說(shuō)明中實(shí)施選項(xiàng)#2很簡(jiǎn)單。下圖顯示了一個(gè)制造注釋示例,清楚地說(shuō)明了您的材料集必須符合哪個(gè)條紋板(注釋16.C,以紅色標(biāo)出)。請(qǐng)注意,即使不需要阻抗控制,也可以采用這種方法。

c0363d18-52f3-11ee-a25d-92fbcf53809c.jpg

本制造說(shuō)明規(guī)定了條紋板的一致性,以便制造商僅使用兼容的材料集進(jìn)行替換

在選項(xiàng)#3中,您的制造廠可能需要稍微調(diào)整這些規(guī)格。您需要在制造注釋中指定層厚度和跡線寬度的允許公差。下面的例子顯示了如何將其指定為制造廠的允許公差。紅色框定義了設(shè)計(jì)中最初提供給制造廠的標(biāo)稱阻抗目標(biāo)。藍(lán)色框規(guī)定了軌跡寬度和層厚度的允許公差。

c0579b70-52f3-11ee-a25d-92fbcf53809c.jpg

這兩個(gè)制造說(shuō)明允許制造商調(diào)整跡線或?qū)拥膸缀涡螤?,以便可以在注?8.A中指定的公差范圍內(nèi)達(dá)到阻抗目標(biāo)

通過(guò)這樣做,您考慮到了這樣一個(gè)事實(shí),即制造廠使用的材料可能具有與您在設(shè)計(jì)中使用的材料不同的介電常數(shù)。因?yàn)樗麄儾⒉豢偸悄軌蜻_(dá)到要求的介電常數(shù),所以他們將不得不調(diào)整跡線以補(bǔ)償任何導(dǎo)致阻抗超出注釋18.A中定義的規(guī)格的主要差異。當(dāng)您準(zhǔn)備好編譯PCB設(shè)計(jì)文檔并將制造文件包發(fā)送到生產(chǎn)環(huán)境時(shí),請(qǐng)使用Altium Designer包含的Draftsman軟件包中的自動(dòng)繪圖工具。準(zhǔn)備好向制造商發(fā)布您的制造數(shù)據(jù)后,您就可以通過(guò)Altium 365平臺(tái)輕松共享和協(xié)作您的設(shè)計(jì)了。您可以在一個(gè)軟件包中找到設(shè)計(jì)和生產(chǎn)高級(jí)電子產(chǎn)品所需的一切。

審核編輯:彭菁

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4299

    文章

    22792

    瀏覽量

    393582
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    4822

    瀏覽量

    96240
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    28

    瀏覽量

    9803
  • 介電材料
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    7063

原文標(biāo)題:【技術(shù)博客】向制造商傳達(dá)PCB層堆疊需求

文章出處:【微信號(hào):AltiumChina,微信公眾號(hào):Altium】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    淺談PCB設(shè)計(jì)原則及阻抗設(shè)計(jì)

    由于最小線寬和最小線距是取決于PCB類(lèi)型以及成本要求,受此限制,選擇的PCB結(jié)構(gòu)必須能實(shí)現(xiàn)板上的所有阻抗需求,包括內(nèi)層和外層、單端和差分
    發(fā)表于 07-18 09:22 ?1249次閱讀
    淺談<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)原則及阻抗設(shè)計(jì)

    6PCB設(shè)計(jì)指南

    4PCB上的空間用完后,就該升級(jí)到6電路板了。額外的可以為更多的信號(hào)、額外的平面對(duì)或?qū)w的混合提供空間。如何使用這些額外的并不重要,
    發(fā)表于 10-16 15:24 ?2033次閱讀
    6<b class='flag-5'>層</b><b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)指南

    PCB設(shè)計(jì)

    特性,以及對(duì)電磁輻射的抑制,甚至在抵抗物理機(jī)械損傷的能力上都明顯優(yōu)于低層數(shù)的PCB。一般情況下均按以下原則進(jìn)行設(shè)計(jì):滿足信號(hào)的特征阻抗要求;滿足
    發(fā)表于 05-17 22:04

    【資料】淺談PCB設(shè)計(jì)

    本文主要介紹多層PCB設(shè)計(jì)的基礎(chǔ)知識(shí),包括結(jié)構(gòu)的排布一般原則,常用的
    發(fā)表于 08-04 10:06

    【資料】如何創(chuàng)建PCB最佳?

    在電路板設(shè)計(jì)上創(chuàng)建PCB也會(huì)遇到類(lèi)似情況:我們可能不了解最適宜的PCB材料,也不知道如何有效地構(gòu)建
    發(fā)表于 08-04 10:13

    高速PCB設(shè)計(jì)的問(wèn)題

    高速PCB設(shè)計(jì)的問(wèn)題
    發(fā)表于 05-16 20:06 ?0次下載
    高速<b class='flag-5'>PCB</b>設(shè)計(jì)的<b class='flag-5'>疊</b><b class='flag-5'>層</b>問(wèn)題

    如何設(shè)計(jì)4PCB

    如何設(shè)計(jì)4PCB?
    的頭像 發(fā)表于 07-31 10:49 ?1.8w次閱讀

    pcb怎樣來(lái)設(shè)計(jì)

    PCB設(shè)計(jì)不是的簡(jiǎn)單堆疊,其中地層的安排是關(guān)鍵,它與信號(hào)的安排和走向有密切的關(guān)系。
    發(fā)表于 08-21 11:45 ?1732次閱讀

    PCB剛?cè)?b class='flag-5'>疊設(shè)計(jì)優(yōu)化

    靈活性的優(yōu)點(diǎn),但也存在缺點(diǎn)。充分了解優(yōu)缺點(diǎn)將有助于我們確定何時(shí)使用此技術(shù)。然后我們看一下如何優(yōu)化剛?cè)?b class='flag-5'>疊設(shè)計(jì)。 剛?cè)?b class='flag-5'>疊 PCB :優(yōu)點(diǎn)和缺
    的頭像 發(fā)表于 09-16 20:46 ?2029次閱讀

    簡(jiǎn)述PCB設(shè)計(jì)

    、單面 PCB 板和雙面 PCB 板的 對(duì)于兩板來(lái)說(shuō),由于板層數(shù)量少,已經(jīng)不存在
    的頭像 發(fā)表于 10-30 15:09 ?1062次閱讀

    為什么要進(jìn)行PCB

    如今,電子產(chǎn)品日益緊湊的趨勢(shì)要求多層印刷電路板的三維設(shè)計(jì)。但是,堆疊提出了與此設(shè)計(jì)觀點(diǎn)相關(guān)的新問(wèn)題。其中一個(gè)問(wèn)題就是為項(xiàng)目獲取高質(zhì)量的構(gòu)建。 隨著生產(chǎn)越來(lái)越多的由多層組成的復(fù)雜印刷電路,
    的頭像 發(fā)表于 11-03 10:33 ?4565次閱讀

    一文輕松搞定PCB和阻抗設(shè)計(jì)

    決于選擇的PCB結(jié)構(gòu)。 由于最小線寬和最小線距是取決于PCB類(lèi)型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 07-19 07:45 ?824次閱讀

    RK3588 PCB推薦及阻抗設(shè)計(jì)

    決于選擇的PCB結(jié)構(gòu)。由于最小線寬和最小線距是取決于PCB類(lèi)型以及成本要求,受此限制,選擇的PCB
    的頭像 發(fā)表于 08-01 07:45 ?2170次閱讀
    RK3588 <b class='flag-5'>PCB</b>推薦<b class='flag-5'>疊</b><b class='flag-5'>層</b>及阻抗設(shè)計(jì)

    PCB結(jié)構(gòu)設(shè)計(jì)詳解

    隨著高速電路的不斷涌現(xiàn),PCB板的復(fù)雜度也越來(lái)越高,為了避免電氣因素的干擾,信號(hào)和電源必須分離,所以就牽涉到多層PCB的設(shè)計(jì),即
    發(fā)表于 09-30 12:03 ?107次下載

    高速PCB設(shè)計(jì)的問(wèn)題.zip

    高速PCB設(shè)計(jì)的問(wèn)題
    發(fā)表于 12-30 09:22 ?39次下載