Vivado設(shè)計(jì)主界面,它的左邊是設(shè)計(jì)流程導(dǎo)航窗口,是按照FPGA的設(shè)計(jì)流程設(shè)置的,只要按照導(dǎo)航窗口一項(xiàng)一項(xiàng)往下進(jìn)行,就會(huì)完成從設(shè)計(jì)輸入到最后下載到開發(fā)板上的整個(gè)設(shè)計(jì)流程。
源程序管理窗口包含了一個(gè)設(shè)計(jì)中最基本的三種文件,設(shè)計(jì)源文件,約束文件,仿真源文件,如果添加了IP核,這里還會(huì)有IP源文件。
工作區(qū)窗口會(huì)顯示工程相關(guān)的基本信息,以及我們對(duì)系統(tǒng)進(jìn)行的詳細(xì)設(shè)計(jì)都在這個(gè)窗口完成,例如設(shè)計(jì)代碼的輸入,查看綜合實(shí)現(xiàn)結(jié)果、創(chuàng)建Block Design等。
運(yùn)行每一個(gè)步驟之后,會(huì)在結(jié)果窗口中的Message窗口顯示設(shè)計(jì)相關(guān)的所有信息,包括錯(cuò)誤(error)和警告(warning)提示都會(huì)顯示在Message下面。
基于Vivado開發(fā)環(huán)境的設(shè)計(jì)流程
1.設(shè)計(jì)輸入
在Vivado中可以使用硬件描述語(yǔ)言描述電路,也可以通過IP集成器創(chuàng)建圖形化工程。
在設(shè)計(jì)流程導(dǎo)航窗口(Flew Navigator)中,“Settings”可以進(jìn)行vivado工具使用相關(guān)的常用設(shè)置,"Add Sources"可以添加或創(chuàng)建設(shè)計(jì)文件。"Language Templates"是語(yǔ)言模板,提供了一些硬件描述語(yǔ)言的常用設(shè)計(jì)的寫法。“IP Catalog”可以打開IP目錄,里面包含了Xilinx提供的IP核以及用戶自己設(shè)計(jì)的IP核等。
IP集成器(IP INTEGRATOR)可以創(chuàng)建一個(gè)Block Design,可以將IP核,或HDL module以圖形化的方式添加到圖形化界面中,再通過端口的互聯(lián),像搭積木一樣完成一些復(fù)雜的設(shè)計(jì)。
2.仿真(Simulation)
設(shè)計(jì)輸入完成之后,需要進(jìn)行仿真,這里可以進(jìn)行功能仿真,也可以進(jìn)行時(shí)序仿真,時(shí)序仿真就是考慮了走線時(shí)延及器件延遲的仿真。
3.RTL分析
RTL(寄存器傳輸級(jí))分析會(huì)生成RTL原理圖,可以對(duì)設(shè)計(jì)進(jìn)行邏輯和功能檢查。因?yàn)槭褂肏DL描述設(shè)計(jì)時(shí)可能出現(xiàn)語(yǔ)法或邏輯上的錯(cuò)誤,一般語(yǔ)法錯(cuò)誤Vivado會(huì)自動(dòng)檢測(cè)和提示,而邏輯錯(cuò)誤軟件沒有明顯提示,可以使用RTL分析進(jìn)行檢查。
4.綜合(Synthesis)
綜合是將較高層次的邏輯設(shè)計(jì)代碼或原理圖等設(shè)計(jì)輸入轉(zhuǎn)化為較低層次的由FPGA芯片中底層基本單元表示的電路網(wǎng)表。
5實(shí)現(xiàn)(Implementation)
綜合之后要進(jìn)行實(shí)現(xiàn),實(shí)現(xiàn)是將綜合后的電路網(wǎng)表針對(duì)具體指定器件以及相關(guān)物理與性能約束進(jìn)行優(yōu)化、布局、布線的過程。
因此,在實(shí)現(xiàn)前還要添加約束文件,將設(shè)計(jì)的端口對(duì)應(yīng)到具體的FPGA引腳上,還要根據(jù)板卡指定引腳供電電壓等,此外,還要針對(duì)性能要求進(jìn)行相關(guān)時(shí)序約束,保證時(shí)序收斂,作為FPGA入門,我們暫不考慮時(shí)序約束。
6.編程與調(diào)試(Program and Debug)
在這一步可以生成可配置文件,也就是將實(shí)現(xiàn)產(chǎn)生的網(wǎng)表文件轉(zhuǎn)化為可下載到FPGA中的比特流文件,完成對(duì)FPGA的配置。
源程序管理窗口
源程序管理窗口包含了一個(gè)設(shè)計(jì)中最基本的三種文件,設(shè)計(jì)源文件,約束文件,仿真源文件,如果添加了IP核,這里還會(huì)有IP源文件。
工作區(qū)窗口
工作區(qū)窗口會(huì)顯示工程相關(guān)的基本信息,以及我們對(duì)系統(tǒng)進(jìn)行的詳細(xì)設(shè)計(jì)都在這個(gè)窗口完成,例如設(shè)計(jì)代碼的輸入,查看綜合實(shí)現(xiàn)結(jié)果、創(chuàng)建Block Design等。
結(jié)果窗口
Tcl console可以使用Tcl命令完成Vivado所有的操作。
Message會(huì)顯示設(shè)計(jì)相關(guān)的所有信息,包括錯(cuò)誤(error)和警告(warning)提示都會(huì)顯示在message下面,其它的窗口目前階段我們不常用,就不多做介紹了。
-
FPGA設(shè)計(jì)
+關(guān)注
關(guān)注
9文章
428瀏覽量
26465 -
寄存器
+關(guān)注
關(guān)注
31文章
5294瀏覽量
119816 -
TCL
+關(guān)注
關(guān)注
10文章
1712瀏覽量
88405 -
Vivado
+關(guān)注
關(guān)注
19文章
804瀏覽量
66224 -
HDL語(yǔ)言
+關(guān)注
關(guān)注
0文章
46瀏覽量
8905
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論