0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

vivado主界面及設(shè)計(jì)流程

冬至子 ? 來(lái)源:電子技術(shù)實(shí)驗(yàn)XJTU ? 作者:孫敏 ? 2023-09-17 15:40 ? 次閱讀

Vivado設(shè)計(jì)主界面,它的左邊是設(shè)計(jì)流程導(dǎo)航窗口,是按照FPGA的設(shè)計(jì)流程設(shè)置的,只要按照導(dǎo)航窗口一項(xiàng)一項(xiàng)往下進(jìn)行,就會(huì)完成從設(shè)計(jì)輸入到最后下載到開發(fā)板上的整個(gè)設(shè)計(jì)流程。

圖片

源程序管理窗口包含了一個(gè)設(shè)計(jì)中最基本的三種文件,設(shè)計(jì)源文件,約束文件,仿真源文件,如果添加了IP核,這里還會(huì)有IP源文件。

工作區(qū)窗口會(huì)顯示工程相關(guān)的基本信息,以及我們對(duì)系統(tǒng)進(jìn)行的詳細(xì)設(shè)計(jì)都在這個(gè)窗口完成,例如設(shè)計(jì)代碼的輸入,查看綜合實(shí)現(xiàn)結(jié)果、創(chuàng)建Block Design等。

運(yùn)行每一個(gè)步驟之后,會(huì)在結(jié)果窗口中的Message窗口顯示設(shè)計(jì)相關(guān)的所有信息,包括錯(cuò)誤(error)和警告(warning)提示都會(huì)顯示在Message下面。

基于Vivado開發(fā)環(huán)境的設(shè)計(jì)流程

1.設(shè)計(jì)輸入

在Vivado中可以使用硬件描述語(yǔ)言描述電路,也可以通過IP集成器創(chuàng)建圖形化工程。

在設(shè)計(jì)流程導(dǎo)航窗口(Flew Navigator)中,“Settings”可以進(jìn)行vivado工具使用相關(guān)的常用設(shè)置,"Add Sources"可以添加或創(chuàng)建設(shè)計(jì)文件。"Language Templates"是語(yǔ)言模板,提供了一些硬件描述語(yǔ)言的常用設(shè)計(jì)的寫法。“IP Catalog”可以打開IP目錄,里面包含了Xilinx提供的IP核以及用戶自己設(shè)計(jì)的IP核等。

IP集成器(IP INTEGRATOR)可以創(chuàng)建一個(gè)Block Design,可以將IP核,或HDL module以圖形化的方式添加到圖形化界面中,再通過端口的互聯(lián),像搭積木一樣完成一些復(fù)雜的設(shè)計(jì)。

2.仿真(Simulation)

設(shè)計(jì)輸入完成之后,需要進(jìn)行仿真,這里可以進(jìn)行功能仿真,也可以進(jìn)行時(shí)序仿真,時(shí)序仿真就是考慮了走線時(shí)延及器件延遲的仿真。

3.RTL分析

RTL(寄存器傳輸級(jí))分析會(huì)生成RTL原理圖,可以對(duì)設(shè)計(jì)進(jìn)行邏輯和功能檢查。因?yàn)槭褂肏DL描述設(shè)計(jì)時(shí)可能出現(xiàn)語(yǔ)法或邏輯上的錯(cuò)誤,一般語(yǔ)法錯(cuò)誤Vivado會(huì)自動(dòng)檢測(cè)和提示,而邏輯錯(cuò)誤軟件沒有明顯提示,可以使用RTL分析進(jìn)行檢查。

4.綜合(Synthesis)

綜合是將較高層次的邏輯設(shè)計(jì)代碼或原理圖等設(shè)計(jì)輸入轉(zhuǎn)化為較低層次的由FPGA芯片中底層基本單元表示的電路網(wǎng)表。

5實(shí)現(xiàn)(Implementation)

綜合之后要進(jìn)行實(shí)現(xiàn),實(shí)現(xiàn)是將綜合后的電路網(wǎng)表針對(duì)具體指定器件以及相關(guān)物理與性能約束進(jìn)行優(yōu)化、布局、布線的過程。

因此,在實(shí)現(xiàn)前還要添加約束文件,將設(shè)計(jì)的端口對(duì)應(yīng)到具體的FPGA引腳上,還要根據(jù)板卡指定引腳供電電壓等,此外,還要針對(duì)性能要求進(jìn)行相關(guān)時(shí)序約束,保證時(shí)序收斂,作為FPGA入門,我們暫不考慮時(shí)序約束。

6.編程與調(diào)試(Program and Debug)

在這一步可以生成可配置文件,也就是將實(shí)現(xiàn)產(chǎn)生的網(wǎng)表文件轉(zhuǎn)化為可下載到FPGA中的比特流文件,完成對(duì)FPGA的配置。

源程序管理窗口

源程序管理窗口包含了一個(gè)設(shè)計(jì)中最基本的三種文件,設(shè)計(jì)源文件,約束文件,仿真源文件,如果添加了IP核,這里還會(huì)有IP源文件。

工作區(qū)窗口

工作區(qū)窗口會(huì)顯示工程相關(guān)的基本信息,以及我們對(duì)系統(tǒng)進(jìn)行的詳細(xì)設(shè)計(jì)都在這個(gè)窗口完成,例如設(shè)計(jì)代碼的輸入,查看綜合實(shí)現(xiàn)結(jié)果、創(chuàng)建Block Design等。

結(jié)果窗口

Tcl console可以使用Tcl命令完成Vivado所有的操作。

Message會(huì)顯示設(shè)計(jì)相關(guān)的所有信息,包括錯(cuò)誤(error)和警告(warning)提示都會(huì)顯示在message下面,其它的窗口目前階段我們不常用,就不多做介紹了。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA設(shè)計(jì)
    +關(guān)注

    關(guān)注

    9

    文章

    428

    瀏覽量

    26465
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5294

    瀏覽量

    119816
  • TCL
    TCL
    +關(guān)注

    關(guān)注

    10

    文章

    1712

    瀏覽量

    88405
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    804

    瀏覽量

    66224
  • HDL語(yǔ)言
    +關(guān)注

    關(guān)注

    0

    文章

    46

    瀏覽量

    8905
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA入門開發(fā)完整流程Vivado2020+Verilog)精選資料分享

    ,仿真文件,約束文件;時(shí)序仿真;約束:IO配置;綜合;實(shí)現(xiàn)生成二進(jìn)制文件,下載驗(yàn)證。這是網(wǎng)上找的的開發(fā)流程框圖二、具體流程2.1 新建工程現(xiàn)在進(jìn)入了開發(fā)界面,認(rèn)識(shí)一下IDE的各部分可
    發(fā)表于 07-22 07:35

    基于microblaze的vivado開發(fā)流程

    、SW撥碼開關(guān)以下是官網(wǎng)提供的資料鏈接:arty a7開發(fā)板資料Pmod DA4資料vivado安裝說明board files添加基于microblaze的vivado開發(fā)流程以下是在viva
    發(fā)表于 01-18 08:09

    用 TCL 定制 Vivado 設(shè)計(jì)實(shí)現(xiàn)流程

    今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。 上一篇《Tcl 在 Vivado 中的應(yīng)用》介紹了 Tcl 的基本語(yǔ)法以及如何利
    發(fā)表于 06-28 19:34

    Vivado設(shè)計(jì)流程指導(dǎo)手冊(cè)

    Vivado 設(shè)計(jì)分為 Project Mode 和 Non-project Mode 兩種模式,一般簡(jiǎn)單設(shè)計(jì)中,我們常用的是 Project Mode。在本手冊(cè)中,我們將以一個(gè)簡(jiǎn)單的實(shí)驗(yàn)案例,一步一步的完成 Vivado的整個(gè)設(shè)計(jì)流程
    發(fā)表于 09-20 07:37

    Vivado設(shè)計(jì)之Tcl定制化的實(shí)現(xiàn)流程

    其實(shí)Tcl在Vivado中還有很多延展應(yīng)用,接下來(lái)我們就來(lái)討論如何利用Tcl語(yǔ)言的靈活性和可擴(kuò)展性,在Vivado中實(shí)現(xiàn)定制化的FPGA設(shè)計(jì)流程。 基本的FPGA設(shè)計(jì)實(shí)現(xiàn)流程 FPGA
    發(fā)表于 11-18 01:48 ?3569次閱讀
    <b class='flag-5'>Vivado</b>設(shè)計(jì)之Tcl定制化的實(shí)現(xiàn)<b class='flag-5'>流程</b>

    Vivado綜合引擎的增量綜合流程

    Vivado 2019.1 版本開始,Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設(shè)計(jì)變化較小時(shí)減少總的綜合運(yùn)行時(shí)間。
    發(fā)表于 07-21 11:02 ?1627次閱讀

    一起體驗(yàn)Vivado 的ECO流程

    帶大家一起體驗(yàn)一下Vivado 的ECO流程,以vivado自帶的Example Design為例, 直接用TCL命令修改網(wǎng)表,在正常的寄存器路徑之間加一級(jí)LUT。 1. 打開Vivado
    的頭像 發(fā)表于 10-26 09:45 ?3639次閱讀
    一起體驗(yàn)<b class='flag-5'>Vivado</b> 的ECO<b class='flag-5'>流程</b>

    Vivado設(shè)計(jì)流程指導(dǎo)手冊(cè)

    Vivado 設(shè)計(jì)分為 Project Mode 和 Non-project Mode 兩種模式,一般簡(jiǎn)單設(shè)計(jì)中,我們常用的是 Project Mode。在本手冊(cè)中,我們將以一個(gè)簡(jiǎn)單的實(shí)驗(yàn)案例,一步一步的完成 Vivado的整個(gè)設(shè)計(jì)流程
    發(fā)表于 03-22 11:39 ?50次下載
    <b class='flag-5'>Vivado</b>設(shè)計(jì)<b class='flag-5'>流程</b>指導(dǎo)手冊(cè)

    Vivado設(shè)計(jì)流程指導(dǎo)說明

    Vivado 設(shè)計(jì)分為 Project Mode 和 Non-project Mode 兩種模式,一般簡(jiǎn)單設(shè)計(jì)中,我們常用的是 Project Mode。在本手冊(cè)中,我們將以一個(gè)簡(jiǎn)單的實(shí)驗(yàn)案例,一步一步的完成 Vivado的整個(gè)設(shè)計(jì)流程
    發(fā)表于 03-25 14:39 ?28次下載

    關(guān)于Vivado non-project模式

    vivado有project模式和non-project模式,project模式就是我們常用的方式,在vivado里面新建工程,通過GUI界面去操作;non-project模式就是純粹通過tcl來(lái)指定
    的頭像 發(fā)表于 10-17 10:09 ?3232次閱讀

    Xilinx FPGA Vivado開發(fā)流程介紹

    系統(tǒng)性的掌握技術(shù)開發(fā)以及相關(guān)要求,對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助,希望對(duì)大家有所幫助。本次帶來(lái)Vivado系列,Vivado開發(fā)軟件開發(fā)設(shè)計(jì)流程。話不多說,上貨。
    的頭像 發(fā)表于 02-21 09:16 ?3537次閱讀

    用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程

    今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
    的頭像 發(fā)表于 05-05 09:44 ?1021次閱讀
    用TCL定制<b class='flag-5'>Vivado</b>設(shè)計(jì)實(shí)現(xiàn)<b class='flag-5'>流程</b>

    vivado創(chuàng)建工程流程

    vivado的工程創(chuàng)建流程對(duì)于大部分初學(xué)者而言比較復(fù)雜,下面將通過這篇博客來(lái)講解詳細(xì)的vivado工程創(chuàng)建流程。幫助自己進(jìn)行學(xué)習(xí)回顧,同時(shí)希望可以對(duì)有需要的初學(xué)者產(chǎn)生幫助。
    的頭像 發(fā)表于 07-12 09:26 ?2201次閱讀
    <b class='flag-5'>vivado</b>創(chuàng)建工程<b class='flag-5'>流程</b>

    vivado仿真流程

    vivado開發(fā)軟件自帶了仿真工具,下面將介紹vivado的仿真流程,方便初學(xué)者進(jìn)行仿真實(shí)驗(yàn)。
    的頭像 發(fā)表于 07-18 09:06 ?4135次閱讀
    <b class='flag-5'>vivado</b>仿真<b class='flag-5'>流程</b>

    Vivado設(shè)計(jì)套件用戶指南(設(shè)計(jì)流程概述)

    電子發(fā)燒友網(wǎng)站提供《Vivado設(shè)計(jì)套件用戶指南(設(shè)計(jì)流程概述).pdf》資料免費(fèi)下載
    發(fā)表于 09-15 09:55 ?1次下載
    <b class='flag-5'>Vivado</b>設(shè)計(jì)套件用戶指南(設(shè)計(jì)<b class='flag-5'>流程</b>概述)