組合邏輯電路實驗分析

一、實驗?zāi)康?/strong>

1、掌握組合邏輯電路的分析方法與測試方法

2、了解組合電路的冒險現(xiàn)象及其消除方法

二、實驗原理

1、組合電路是最常見的邏輯電路，可以用一些常用的門電路來組合成具有其它功能的門電路。例如，根據(jù)與門的邏輯表達(dá)式Z＝A·B＝A·B得知，可以用兩個與非門組合成一個與門。還可以組合成更復(fù)雜的邏輯關(guān)系。

2、組合電路的分析是根據(jù)所給的邏輯電路，寫出其輸入與輸出之間的邏輯函數(shù)表達(dá)式或真值表，從而確定該電路的邏輯功能。

3、組合電路設(shè)計過程是在理想情況下進行的，即假設(shè)一切器件均沒有延遲效應(yīng)。組合邏輯電路設(shè)計的一般流程如下：

?明確設(shè)計任務(wù)和要求；

?建立輸入和輸出變量，列真值表；

?邏輯表達(dá)式(邏輯代數(shù)/卡諾圖)；

?根據(jù)器件類型修改邏輯表達(dá)式；

?畫邏輯圖；

?搭建邏輯電路；

?實驗測試。

4、半加器原理

半加器是實現(xiàn)兩個一位二進制數(shù)加法運算的器件。輸入A和B是相加的兩個數(shù)，輸出S是半加和數(shù)，C是進位數(shù)。。

由與非門組成的半加器邏輯電路及邏輯表達(dá)式分析如下圖所示：

所謂半加就是不考慮進位的加法，它的真值表如下：

半加器真值表

5、全加器原理

全加器是實現(xiàn)兩個一位二進制數(shù)及來自低位進位信號加法運算的器件。由與非門組成的全加器邏輯電路及邏輯表達(dá)式分析如下圖所示：

一位全加器的真值表如下圖，其中Ai為被加數(shù)，Bi為加數(shù)，相鄰低位來的進位數(shù)為Ci-1，輸出本位和為Si。向相鄰高位進位數(shù)為Ci。

半加器真值表

三、實驗設(shè)備與器件

1. ＋5V直流電源
2. 雙蹤示波器
3. 連續(xù)脈沖源
4. 邏輯電平開關(guān)
5. 0-1指示器
6. 74LS00 CC4011 CC4030 CC4071

四、實驗內(nèi)容

1. 分析、測試用與非門組成的半加器的邏輯功能

按半加器邏輯電路圖接線。其中電源Vcc接+5V，GND接COM地，輸入信號A、B分別接邏輯電平開關(guān)，輸出Z1、Z2、Z3、S、C分別接LED。調(diào)整輸入信號，觀測輸出信號。

實驗步驟- 實測結(jié)果1（A、B輸入為00、01）

實驗步驟- 實測結(jié)果2（A、B輸入為10、11）

列出半加器真值表，并畫出卡諾圖判斷能否簡化。

表4-1

卡諾圖

2. 分析、測試用與非門組成的全加器的邏輯功能

按全加器邏輯電路圖接線。其中電源Vcc接+5V，GND接COM地，輸入信號Ai、Bi、Ci-1分別接邏輯電平開關(guān)，輸出S、X1、X2、X3、Si、Ci分別接LED。調(diào)整輸入信號，觀測輸出信號。

實驗步驟- 實測結(jié)果1（Ai、Bi、Ci-1輸入為000、001）

實驗步驟- 實測結(jié)果2（Ai、Bi、Ci-1輸入為010、011）

實驗步驟- 實測結(jié)果3（Ai、Bi、Ci-1輸入為100、101）

實驗步驟- 實測結(jié)果4（Ai、Bi、Ci-1輸入為110、111）

列出全加器真值表，并畫出卡諾圖判斷能否簡化。

表4-3

3、實驗內(nèi)容-選做

分析 、 測試用異或門、 或非門和非門組成的全加器邏輯電路。

根據(jù)全加器的邏輯表達(dá)式：

可知一位全加器可以用兩個異或門和兩個與門一個或門組成。

（1）畫出用上述門電路實現(xiàn)的全加器邏輯電路。

（2）按所畫的原理圖，選擇器件，并在實驗箱上接線。

（3）進行邏輯功能測試，將測試結(jié)果填入自擬表格中，判斷測試是否正確。