0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCIe、ASI和sRIO之間有哪些不同呢?

FPGA設(shè)計(jì)論壇 ? 來源:FPGA設(shè)計(jì)論壇 ? 2023-10-13 10:40 ? 次閱讀

串行總線協(xié)議PCIe、ASI和sRIO的比較

電路板間以及背板上的數(shù)據(jù)通信越來越受到關(guān)注。由于下一代計(jì)算機(jī)、控制和通信系統(tǒng)的設(shè)計(jì)都是為日益提高的性能需求所驅(qū)動(dòng)的,建立在共享多點(diǎn)并行總線協(xié)議和非標(biāo)準(zhǔn)小型封裝及機(jī)架上的傳統(tǒng)系統(tǒng)正在被小型模塊化系統(tǒng)所取代。

點(diǎn)對(duì)點(diǎn)的串行總線協(xié)議正在取代多點(diǎn)的并行總線協(xié)議。PCIe(PCI Express)和sRIO(Serial Rapid I/O,串行快速I/O)等片間串行總線互連正用于高速高密度的模塊設(shè)計(jì),甚至更小的嵌入式設(shè)計(jì)也能受益于這些新的串行互連。

背板的總線互連是建立模塊化系統(tǒng)的關(guān)鍵。新的設(shè)計(jì)需要低延遲的互連,某些情況下,還需要互連具有多種QoS功能以使子系統(tǒng)緊密耦合。一些經(jīng)銷商開發(fā)了專用的背板協(xié)議,但是,隨著ASI(Advanced Switching Interconnect,高級(jí)交換互連)的發(fā)展,專用背板會(huì)越來越少。

串行互連的構(gòu)架

無處不在的PCI/PCI-X加載/存儲(chǔ)外設(shè)互連總線協(xié)議使用了深度優(yōu)先的層次樹將I/O設(shè)備和CPU相連,PCIe是其后繼者。所有設(shè)備共享一個(gè)公共存儲(chǔ)器和I/O地址空間,數(shù)據(jù)包基于存儲(chǔ)器和I/O地址傳遞。

主機(jī)CPU經(jīng)主橋(或稱根聯(lián)合體)與I/O設(shè)備相連,或轉(zhuǎn)為形成層次樹。PCIe的使用正在猛增,它被廣泛應(yīng)用于PC、服務(wù)器、存儲(chǔ)器和電信系統(tǒng)。

sRIO同樣是串行加載/存儲(chǔ)總線協(xié)議,它針對(duì)基于DSP的嵌入式應(yīng)用。sRIO有一個(gè)使用郵箱或隊(duì)列的信息設(shè)備,并用設(shè)備地址擴(kuò)充了基于存儲(chǔ)器地址的路由。

sRIO與PCIe的主要區(qū)別在于它具有支持點(diǎn)對(duì)點(diǎn)通信的能力;SerDes采用×1和×4的縮減的連接寬度,速率為3.125Gb/s;此外,sRIO還有原子操作等附加的數(shù)據(jù)包定義。

sRIO的其他特性包括:簡單的地址分配路由、小數(shù)據(jù)包頭和基于郵箱的信息機(jī)制。通過延伸這一特性就發(fā)展成了快速結(jié)構(gòu)(Rapid Fabric)。

為將控制系統(tǒng)、計(jì)算機(jī)和通信背板整合,ASI提供了可擴(kuò)展的互連。它用三層堆棧結(jié)構(gòu)使物理數(shù)據(jù)傳輸和同步,它也使用了PCIe的物理層和數(shù)據(jù)鏈路層,并進(jìn)行了少許的增強(qiáng)。

傳輸層提供了基于路徑的路由機(jī)制,支持背板特性,并將應(yīng)用空間擴(kuò)展至包含路由器等通信系統(tǒng)。在ASI定義中包含了PI(協(xié)議接口),它為網(wǎng)絡(luò)以及傳統(tǒng)的或經(jīng)銷商定義的開隧道(tunneling)提供了傳輸服務(wù)。

PI網(wǎng)絡(luò)服務(wù)基本規(guī)范包括設(shè)備管理(PI-4)、事件/錯(cuò)誤處理(PI-5)、組播(PI-0)和拆分與重組的通用傳輸(PI-2),以及網(wǎng)絡(luò)管理。ASI配套規(guī)范定義了簡單排隊(duì)和簡單加載/存儲(chǔ)等附加的數(shù)據(jù)運(yùn)動(dòng)模型。

wKgZomUorgqAADK0AAA42m2Ekvc877.jpg

圖1 ASI構(gòu)架和基于路徑的路由

ASI基于路徑的路由簡化了交換機(jī)設(shè)計(jì),同時(shí)也通過免除對(duì)交換機(jī)路由表的支持縮短了延遲。圖1顯示了典型的基于背板的ASI系統(tǒng)及其基于路徑的路由。

總線協(xié)議的對(duì)比

表1總結(jié)了片間和背板總線接口的關(guān)鍵特性?;跇?biāo)準(zhǔn)的高速串行互連和標(biāo)準(zhǔn)小型模塊化設(shè)計(jì)指出了下一代計(jì)算機(jī)與通信系統(tǒng)設(shè)計(jì)的方向。

wKgaomUorgqARiPpAACW_yOEXyo085.jpg

表1 三種總線接口特性的對(duì)比

PCIe可能是大部分CPU和端點(diǎn)設(shè)備的選擇;sRIO有望成為用于無線基礎(chǔ)設(shè)施上線卡DSP的指導(dǎo)性方案;而ASI則提供了豐富的支持高性能背板互連的特性。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 控制系統(tǒng)
    +關(guān)注

    關(guān)注

    41

    文章

    6509

    瀏覽量

    110381
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7430

    瀏覽量

    163517
  • QoS
    QoS
    +關(guān)注

    關(guān)注

    1

    文章

    136

    瀏覽量

    44730
  • sRIO
    +關(guān)注

    關(guān)注

    1

    文章

    30

    瀏覽量

    20969
  • PCIe接口
    +關(guān)注

    關(guān)注

    0

    文章

    120

    瀏覽量

    9665

原文標(biāo)題:PCIe、ASI和sRIO之間有什么不同?

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA優(yōu)質(zhì)開源模塊-SRIO IP核的使用

    本文介紹一個(gè)FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項(xiàng)目中主要是用于FPGA和DSP之間的高速通信。有關(guān)SRIO協(xié)議的
    的頭像 發(fā)表于 12-12 09:19 ?2029次閱讀
    FPGA優(yōu)質(zhì)開源模塊-<b class='flag-5'>SRIO</b> IP核的使用

    請(qǐng)教關(guān)于兩片DSP之間測試SRIO通信的幾個(gè)問題

    SRIO_Test.c 和 SRIO_2DSP_Test.c測試模式:測試兩個(gè)DSP之間SRIO通信,選擇測試模式是SRIO_NO_LO
    發(fā)表于 08-03 09:29

    請(qǐng)問C6678的SRIOPCIe和EMAC端口能不能同時(shí)使用?

    請(qǐng)問C6678的SRIO、PCIe和EMAC端口能不能同時(shí)使用?存不存在排他性的問題?
    發(fā)表于 12-26 14:06

    FPGA與DSP間的SRIO無法正確傳輸成功

    CCS5.5DSP 6657FPGA XC7Z030FPGA 與 FPGA 之間SRIO傳輸成功;DSP 與 DSP 之間SRIO傳輸成功;問題 : FPGA 與 DSP
    發(fā)表于 01-10 11:17

    請(qǐng)問virtex-6 FPGA是否SRIO引腳,哪個(gè)引腳可以配置為SRIO?

    你好我對(duì)DSP和SRIO之間的通信感興趣。有人知道virtex-6 FPGA是否srio引腳,以及如何配置?
    發(fā)表于 06-14 14:22

    如何去設(shè)計(jì)并實(shí)現(xiàn) ASI 編碼?

    ASI 哪些分層結(jié)構(gòu)?如何去設(shè)計(jì)并實(shí)現(xiàn) ASI 編碼?ASI 接口的什么應(yīng)用意義?
    發(fā)表于 04-08 06:37

    串行總線協(xié)議PCIe、ASIsRIO之間什么不同?

    串行總線協(xié)議PCIe、ASIsRIO之間什么不同?
    發(fā)表于 05-25 07:05

    PCIe總線和PCI總線哪些不同之處

    PCIe是什么?PCIe的架構(gòu)是由哪些部分組成的?PCIe總線和PCI總線哪些不同之處?
    發(fā)表于 10-26 08:10

    ZYNQ與DSP之間SRIO通信的設(shè)計(jì)實(shí)現(xiàn)

    1ZYNQ與DSP之間通信例程1.1ZYNQ 與DSP之間SRIO通信1.1.1例程位置ZYNQ例程保存在資料盤中的Demo\\ZYNQ\\PL\\srio_gen2_0_ex文件夾下
    發(fā)表于 02-21 14:51

    基于SRIO協(xié)議的板級(jí)芯片互聯(lián)技術(shù)

    本文介紹了這種基于SRIO互聯(lián)技術(shù)的高速實(shí)時(shí)數(shù)據(jù)處理硬件平臺(tái),并在該平臺(tái)上研究了多DSP之間、DSP與FPGA之間SRIO通信技術(shù)。
    發(fā)表于 01-10 15:07 ?3834次閱讀
    基于<b class='flag-5'>SRIO</b>協(xié)議的板級(jí)芯片互聯(lián)技術(shù)

    Xilinx SRIO IP介紹和使用經(jīng)驗(yàn)分享

    隨著PCIe接口、以太網(wǎng)接口的飛速發(fā)展,以及SOC芯片的層出不窮,芯片間的數(shù)據(jù)交互帶寬大大提升并且正在向片內(nèi)交互轉(zhuǎn)變;SRIO接口的應(yīng)用市場在縮小,但是由于DSP和PowerPC中集成了SRIO接口,因此在使用DSP/Power
    的頭像 發(fā)表于 08-02 10:00 ?4534次閱讀
    Xilinx <b class='flag-5'>SRIO</b> IP介紹和使用經(jīng)驗(yàn)分享

    在FPGA和DSP兩種處理器之間實(shí)現(xiàn)SRIO協(xié)議的方法

    摘要: 現(xiàn)代 信號(hào) 處理系統(tǒng)通常需要在不同處理器之間實(shí)現(xiàn)高速數(shù)據(jù) 通信 ,SRIO協(xié)議由于高效率、低延時(shí)的特性被廣泛使用。本文研究了在 FPGA 和 DSP 兩種處理器之間實(shí)現(xiàn)SRIO
    的頭像 發(fā)表于 03-20 15:00 ?1945次閱讀

    基于FPGA的SRIO協(xié)議設(shè)計(jì)

    本文介紹一個(gè)FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項(xiàng)目中主要是用于FPGA和DSP之間的高速通信。有關(guān)SRIO協(xié)議的
    的頭像 發(fā)表于 09-04 18:19 ?1277次閱讀
    基于FPGA的<b class='flag-5'>SRIO</b>協(xié)議設(shè)計(jì)

    srio交換芯片是什么?srio交換芯片的原理和作用

    等領(lǐng)域,以實(shí)現(xiàn)設(shè)備之間的高速、低延遲數(shù)據(jù)交互。SRIO交換芯片的出現(xiàn),極大地提升了數(shù)據(jù)傳輸效率和系統(tǒng)性能。
    的頭像 發(fā)表于 03-16 16:40 ?3109次閱讀

    FPGA與SRIO調(diào)試步驟

     FPGA(現(xiàn)場可編程門陣列)和DSP(數(shù)字信號(hào)處理器)之間通過SRIO接口進(jìn)行調(diào)試通常需要以下步驟。
    的頭像 發(fā)表于 04-19 11:48 ?1279次閱讀