0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

3D-IC 以及傳熱模型的重要性

深圳(耀創(chuàng))電子科技有限公司 ? 2024-03-16 08:11 ? 次閱讀

縮小集成電路的總面積是 3D-IC 技術(shù)的主要目標(biāo)。

開發(fā) 3D-IC 的傳熱模型,有助于在設(shè)計和開發(fā)的早期階段應(yīng)對熱管理方面的挑戰(zhàn)。

開發(fā) 3D-IC 傳熱模型主要采用兩種技術(shù):分析法和數(shù)值計算法。

傳統(tǒng)的單裸片平面集成電路 (IC) 設(shè)計無法滿足電子市場對高功率密度、高帶寬和低功耗產(chǎn)品的要求。三維 (3D) 集成電路技術(shù)將多個芯片垂直堆疊,實現(xiàn)電氣互連,具有更出眾的優(yōu)勢。3D-IC 電路外形小巧,集成度更高、信號延遲更低,支持異構(gòu)集成,這些先進(jìn)的功能使之具有出色的電氣性能。

3D-IC 設(shè)計的電能耗散水平和熱密度較高,這為熱管理帶來了嚴(yán)峻的挑戰(zhàn)。

然而,3D-IC 設(shè)計的電能耗散水平和熱密度較高,這為熱管理帶來了嚴(yán)峻的挑戰(zhàn)。為了克服 3D-IC 在熱管理方面的限制,3D-IC 傳熱模型應(yīng)運而生。3D-IC 傳熱模型有助于開發(fā)新的封裝工藝。本文將討論 3D-IC 及其傳熱模型。

01

3D-IC 技術(shù)

縮小集成電路的總面積是 3D-IC 技術(shù)的主要目標(biāo)。3D-IC 的設(shè)計方法是垂直堆疊傳統(tǒng)器件層或芯片,這些層和芯片之間實現(xiàn)了電氣互連。3D-IC 技術(shù)提高了集成器件的功能、性能和封裝密度。該技術(shù)能夠減少信號延遲,提高片上通信速度。在 3D-IC 封裝中,邏輯芯片和存儲芯片之間的互連變得更短,從而提高了信號傳輸速度。3D-IC 的垂直集成密度和異構(gòu)集成度更高,與系統(tǒng)級單芯片和層疊封裝等替代方案相比更具優(yōu)勢。3D-IC 的集成方式可以是面對面集成,也可以是背對背集成。

bb188d56-e329-11ee-9118-92fbcf53809c.png

3D-IC 可分為兩類

1

3D 堆疊 IC

堆疊 IC 芯片并使用硅通孔 (TSV) 實現(xiàn)芯片互連。TSV 是制造 3D 堆疊 IC 的基本元素。通過 TVS 蝕刻過程鉆出一個個孔,在其中填充鎢、銅或多晶硅等導(dǎo)電材料。TSV 互連縮短了各層和芯片之間的路徑,從而提高了互連密度,同時降低了功耗。

2

真正的 3D-IC

使用晶圓廠工藝在單個芯片上堆疊多個器件層。這種集成電路非常適合在既定的 footprint 區(qū)域集成更多晶體管。該技術(shù)有助于在最先進(jìn)的節(jié)點上克服單裸片的限制。

02

3D-IC 的優(yōu)勢

1

設(shè)計成本低

在 3D-IC 中,所有功能都無需轉(zhuǎn)移到先進(jìn)的工藝節(jié)點,因此降低了設(shè)計成本。

2

易于實現(xiàn)高速傳輸

3D-IC 技術(shù)的互連長度更短,從而減少了信號延遲,有助于實現(xiàn)高速通信和傳輸。

3

電路微型化

層層堆疊有助于在 3D-IC 中集成大量晶體管。晶體管的密集化節(jié)省了空間,因此 3D-IC 非常適合緊湊型設(shè)備。

4

功耗低

3D-IC 不需要使用高功耗驅(qū)動器。相反,它們依賴低功耗的小型輸入輸出驅(qū)動器。3D-IC 的阻抗較低,這一點也有助于減少內(nèi)部功率損耗。

5

帶寬更高

3D-IC 可以提供更高的帶寬特性。在 3D-IC 技術(shù)中,在處理器頂部堆疊高速緩沖存儲器可增加帶寬。

6

靈活

堆疊異構(gòu)技術(shù)為 3D-IC 帶來了靈活性。利用 3D-IC 中的異構(gòu)集成技術(shù),可以混合部署不同的制造處理器和節(jié)點。這有助于重新使用現(xiàn)有的芯片,而無需重新設(shè)計新的芯片,可無風(fēng)險地降低成本。

03

3D-IC 技術(shù)中的傳熱模型

熱管理是 3D-IC 技術(shù)面臨的最大障礙之一。為了在既定的 footprint 內(nèi)實現(xiàn)較高的功率密度,需要將器件層堆疊在一起。堆疊層的 footprint 是固定的,通電后會造成發(fā)熱現(xiàn)象。復(fù)雜的結(jié)構(gòu)再加上集成度高,增加了散熱量和熱密度。3D 堆疊 IC 技術(shù)本身就有溫度過高的特點,會在 3D-IC 集成中引發(fā)災(zāi)難性故障。

要使 3D-IC 有效工作,就必須采取適當(dāng)?shù)纳岽胧?。傳統(tǒng)的空氣散熱方式不足以滿足 3D-IC 的要求,需要設(shè)計復(fù)雜的熱管理系統(tǒng)來動態(tài)控制 3D-IC 的溫度。開發(fā) 3D-IC 的傳熱模型,有助于在設(shè)計和開發(fā)的早期階段應(yīng)對熱管理方面的挑戰(zhàn)。3D-IC 的傳熱模型可以解答基本的傳熱問題,要成功實施 3D-IC 技術(shù),弄清楚這些問題非常重要。

3D-IC 傳熱模型可用于分析 3D-IC 設(shè)計熱管理的限制。該模型可充當(dāng)一種輔助工具,用于針對 IC 冷卻和封裝方式實施合適的熱管理方法,以適應(yīng) 3D-IC 的散熱需要。

用于開發(fā) 3D-IC 傳熱模型的技術(shù)主要有兩種

1

分析法

分析傳熱模型,通過求解能量守恒方程和邊界條件得出 3D-IC 結(jié)構(gòu)的溫度場。該方法可用于研究各種幾何和熱物理參數(shù)對 3D-IC 散熱性能的影響。

1

數(shù)值計算法

當(dāng) 3D-IC 具有復(fù)雜的結(jié)構(gòu)和與溫度相關(guān)的特性時,就很難推導(dǎo)出傳熱方程的精確解。在這種情況下,可對幾何體進(jìn)行離散化處理,求出方程的近似解,以此建立數(shù)值計算傳熱模型。數(shù)值計算法能夠以可接受的準(zhǔn)確度預(yù)測溫度。

3D-IC 的傳熱模型可以確定結(jié)點溫度和內(nèi)部結(jié)構(gòu)的峰值溫度。傳熱模型還能確定 3D-IC 結(jié)構(gòu)中的熱點,幫助工程師設(shè)計有效的熱管理技術(shù)。

視頻使用 Celsius Thermal Solver 軟件,基于先進(jìn)3D結(jié)構(gòu)中的實際電能流動執(zhí)行靜態(tài)(穩(wěn)態(tài))和動態(tài)(暫態(tài))電熱仿真,最大程度地模擬真實系統(tǒng)的行為。

Cadence 軟件可以生成傳熱模型,用于確定每個裸片的溫度分布。Celsius Thermal Solver 提供完整的電熱協(xié)同仿真解決方案,同時滿足電子和機(jī)械工程師的熱分析需求,且適用于從 IC 到實體封裝機(jī)殼的所有電子系統(tǒng)層級。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5376

    文章

    11311

    瀏覽量

    360377
  • IC
    IC
    +關(guān)注

    關(guān)注

    36

    文章

    5881

    瀏覽量

    175073
  • 3D
    3D
    +關(guān)注

    關(guān)注

    9

    文章

    2852

    瀏覽量

    107265
  • 熱模型
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    6951
收藏 人收藏

    評論

    相關(guān)推薦

    如何建立正確的3D-IC設(shè)計實現(xiàn)流程和實現(xiàn)項目高效管理的挑戰(zhàn)

    Integrity 3D-IC 平臺具有強(qiáng)大的數(shù)據(jù)管理功能,能夠?qū)崿F(xiàn)跨團(tuán)隊的一鍵數(shù)據(jù)同步與更新。同時,Integrity 3D-IC 支持靈活的 3D-IC 實現(xiàn)流程,配合其高效的數(shù)據(jù)管理機(jī)制,可以讓用戶在流程中的多個關(guān)鍵階段接
    的頭像 發(fā)表于 07-19 09:34 ?1725次閱讀
    如何建立正確的<b class='flag-5'>3D-IC</b>設(shè)計實現(xiàn)流程和實現(xiàn)項目高效管理的挑戰(zhàn)

    3D-IC設(shè)計之系統(tǒng)級版圖原理圖一致檢查

    隨著芯片工藝尺寸的縮小趨于飽和或停滯,設(shè)計師們現(xiàn)在專注于通過 3D-IC 異構(gòu)封裝,在芯片所在平面之外的三維空間中構(gòu)建系統(tǒng)。3D-IC 異構(gòu)封裝結(jié)構(gòu)可能包括多個芯片,它們被放置在一個通用的中介層上,或者通過芯片內(nèi)部的高級互連來集成內(nèi)存單元、處理器和其他功能模塊。
    的頭像 發(fā)表于 12-09 11:02 ?4206次閱讀

    Cadence 憑借突破的 Integrity 3D-IC 平臺加速系統(tǒng)創(chuàng)新

    業(yè)界首個用于多芯片設(shè)計和高級封裝的綜合3D-IC 設(shè)計平臺,其主要亮點有: Integrity 3D-IC 將設(shè)計規(guī)劃、實施和系統(tǒng)分析集成在一個統(tǒng)一的座艙中設(shè)計人員可以通過集成的散熱、功率消耗
    發(fā)表于 10-14 11:19

    新思科技推出3D-IC新技術(shù)

    新思科技 (Synopsys)今日宣布利用3D-IC整合技術(shù)加速多晶片堆疊系統(tǒng) (stackedmultiple-die silicon system)的設(shè)計
    發(fā)表于 03-28 08:57 ?781次閱讀

    Cadence發(fā)布突破新產(chǎn)品 Integrity 3D-IC平臺,加速系統(tǒng)創(chuàng)新

    業(yè)界首款應(yīng)用于多個小芯片(multi-chiplet)設(shè)計和先進(jìn)封裝的完整 3D-IC平臺。
    發(fā)表于 10-08 10:29 ?1134次閱讀

    Cadence Integrity 3D-IC平臺?支持TSMC 3DFabric技術(shù),推進(jìn)多Chiplet設(shè)計

    Cadence 3D-IC Integrity 平臺在統(tǒng)一的環(huán)境中提供 3D 芯片和封裝規(guī)劃、實現(xiàn)和系統(tǒng)分析。
    發(fā)表于 10-28 14:53 ?2317次閱讀

    Cadence Integrity 3D-IC平臺進(jìn)行工藝認(rèn)證

    Integrity 3D-IC 是 Cadence 新一代多芯片設(shè)計解決方案,它將硅和封裝的規(guī)劃和實現(xiàn),與系統(tǒng)分析和簽核結(jié)合起來,以實現(xiàn)系統(tǒng)級驅(qū)動的 PPA 優(yōu)化。 原生 3D 分區(qū)流程可自動智能
    的頭像 發(fā)表于 11-19 11:02 ?3572次閱讀

    Integrity?3D-IC平臺助力設(shè)計者實現(xiàn)驅(qū)動PPA目標(biāo)

    Cadence Integrity 3D-IC 平臺是業(yè)界首個全面的整體 3D-IC 設(shè)計規(guī)劃、實現(xiàn)和分析平臺,以全系統(tǒng)的視角,對芯片的性能、功耗和面積 (PPA) 進(jìn)行系統(tǒng)驅(qū)動的優(yōu)化,并對 3D-IC 應(yīng)用的中介層、封裝和印刷
    的頭像 發(fā)表于 05-23 16:52 ?1973次閱讀
    Integrity?<b class='flag-5'>3D-IC</b>平臺助力設(shè)計者實現(xiàn)驅(qū)動PPA目標(biāo)

    Cadence Integrity 3D-IC自動布線解決方案

    2.5D/3D-IC 目前常見的實現(xiàn)是基于中介層的 HBM-CPU/SOC 設(shè)計,Integrity 3D-IC 將以日和周為單位的手動繞線加速到秒級和分鐘級,輕松滿足性能、信號電源完整
    的頭像 發(fā)表于 06-13 14:14 ?2593次閱讀

    3D-IC未來已來

    不知不覺間,行業(yè)文章和會議開始言必稱chiplet —— 就像曾經(jīng)的言必稱AI一樣。這種熱度對于3D-IC的從業(yè)人員,無論是3D-IC制造、EDA、還是3D-IC設(shè)計,都是好事。但在我們相信3
    的頭像 發(fā)表于 12-16 10:31 ?1096次閱讀

    產(chǎn)品資訊 | 3D-IC 設(shè)計之自底向上實現(xiàn)流程與高效數(shù)據(jù)管理

    本文作者:許立新Cadence公司DSGProductValidationGroup隨著3D-IC的制造工藝的不斷發(fā)展,3D-IC的堆疊方式愈發(fā)靈活,從需要基板作為兩個芯片互聯(lián)的橋梁,發(fā)展到如今可以
    的頭像 發(fā)表于 07-24 16:25 ?815次閱讀
    產(chǎn)品資訊 | <b class='flag-5'>3D-IC</b> 設(shè)計之自底向上實現(xiàn)流程與高效數(shù)據(jù)管理

    3D-IC 中 硅通孔TSV 的設(shè)計與制造

    3D-IC 中 硅通孔TSV 的設(shè)計與制造
    的頭像 發(fā)表于 11-30 15:27 ?861次閱讀
    <b class='flag-5'>3D-IC</b> 中 硅通孔TSV 的設(shè)計與制造

    3D-IC 設(shè)計之 Memory-on-Logic 堆疊實現(xiàn)流程

    3D-IC 設(shè)計之 Memory-on-Logic 堆疊實現(xiàn)流程
    的頭像 發(fā)表于 12-01 16:53 ?655次閱讀
    <b class='flag-5'>3D-IC</b> 設(shè)計之 Memory-on-Logic 堆疊實現(xiàn)流程

    3D-IC 設(shè)計之早期三維布圖綜合以及層次化設(shè)計方法

    3D-IC 設(shè)計之早期三維布圖綜合以及層次化設(shè)計方法
    的頭像 發(fā)表于 12-04 16:53 ?490次閱讀
    <b class='flag-5'>3D-IC</b> 設(shè)計之早期三維布圖綜合<b class='flag-5'>以及</b>層次化設(shè)計方法

    Samsung 和Cadence在3D-IC熱管理方面展開突破合作

    解決了先進(jìn)封裝的關(guān)鍵挑戰(zhàn),還為半導(dǎo)體行業(yè)設(shè)立了新標(biāo)準(zhǔn)。本文將深入探討3D-IC 熱管理的重要性,以及 Samsung 和 Cadence 的協(xié)同合作如何為未來的技術(shù)進(jìn)步鋪平道路。 3D-IC
    的頭像 發(fā)表于 07-16 16:56 ?774次閱讀