高速先生成員--黃剛
傳輸線阻抗控制對(duì)系統(tǒng)性能的重要性不言而喻,每一家的PCB加工板廠都在往能控制更嚴(yán)格的阻抗公差這個(gè)目標(biāo)而不斷努力。但是我們也知道,傳輸線阻抗的控制公差其實(shí)會(huì)受到PCB結(jié)構(gòu)本身的因素影響,就好像下面這張PCB差分線的切片圖一樣,至少有6、7個(gè)參數(shù)影響傳輸線的阻抗,例如線寬、線間距、上介質(zhì)厚度、下介質(zhì)厚度、銅厚、板材的介電常數(shù)等。它們共同決定了這對(duì)差分線的阻抗,他們的控制公差決定了差分線阻抗的公差!
今天,高速先生這篇文章想走個(gè)高端路線,我們來(lái)研究下上面提到的所有影響傳輸線阻抗的參數(shù)里,到底能不能比較定量的給他們排個(gè)序,看看到底哪個(gè)因素的控制公差對(duì)加工出來(lái)的傳輸線阻抗的公差影響最大呢。這算不算是一個(gè)比較有意思的研究方向?
我們一起來(lái)看看高速先生最近做的測(cè)試板的案例,我們做的是一個(gè)USB的測(cè)試夾具,PCB設(shè)計(jì)如下所示:
為了保證高頻的性能,我們使用1到2的激光孔工藝,然后走線就在L2層了。由于板厚比較薄,也就是L2層的上下層介質(zhì)厚度也很薄,因此我們L2層的線寬自然就設(shè)計(jì)得很細(xì)了。
疊層和L2層的線寬線距就是下面這個(gè)樣子了。上下層厚度也就3mil多的樣子,差分阻抗控制85歐姆情況下,線寬也是3mil多點(diǎn)。順便提一下,板材是中等損耗板材,介電常數(shù)DK在3.8左右。
然而我們也知道,阻抗加工肯定是有偏差哈,板廠一般是保證10%的阻抗偏差,嚴(yán)格的話可能就是8%的阻抗偏差。下圖是該項(xiàng)目最終加工完成進(jìn)行阻抗測(cè)試的傳輸線結(jié)果。
其實(shí)能看到,同一塊板上的長(zhǎng)線和短線的阻抗都很好的滿足8%的阻抗偏差(其實(shí)已經(jīng)接近5%了),這一組差分線的阻抗其實(shí)已經(jīng)加工得非常的好了!
那回過(guò)頭我們?cè)龠M(jìn)行下理論的分析。根據(jù)板廠給出的疊層,我們通過(guò)仿真軟件進(jìn)行阻抗的仿真,的確能看到阻抗的中值就在85歐姆,以下是線長(zhǎng)2inch情況下的傳輸線阻抗仿真結(jié)果。
那么要怎么來(lái)研究上述的參數(shù)對(duì)阻抗的影響度呢?我們可以用相關(guān)仿真軟件的容差分析控件,俗稱DOE分析來(lái)進(jìn)行研究。這個(gè)控件主要就是分析如果每個(gè)參數(shù)都有一定的偏差時(shí),對(duì)整體阻抗結(jié)果的偏差度影響是怎么樣的,同時(shí)也能得到每個(gè)參數(shù)對(duì)后面結(jié)果的影響比例!是不是聽(tīng)起來(lái)就有點(diǎn)意思呢?
我們先用一張傳輸線的結(jié)構(gòu)圖來(lái)說(shuō)明這個(gè)案例中的參數(shù)情況,如下:
其中根據(jù)板廠給出的疊層,每個(gè)參數(shù)的中值分別為:線寬W=3.4mil,線間距S=8mil,上介質(zhì)厚度(加銅厚)H1=4.4mil,下介質(zhì)厚度H2=3.2mil,銅厚T=1.2mil,板材的介電常數(shù)DK=3.8,那我們就開(kāi)始進(jìn)行DOE的仿真。原理也很簡(jiǎn)單,我們分別把上面的6個(gè)變量參數(shù)都設(shè)置允許10%左右的誤差,我們來(lái)看看進(jìn)行DOE仿真后,每個(gè)參數(shù)對(duì)最后阻抗結(jié)果的貢獻(xiàn)比例是多少!
好!我們來(lái)看看在這個(gè)case下的DOE仿真結(jié)果,就是下面的這張圖:
高速先生來(lái)解釋一下這張圖來(lái)表達(dá)的意思哈!首先左邊表格給出的是不同變量的同樣誤差改變下對(duì)后面?zhèn)鬏斁€阻抗的影響比例。例如線寬W的誤差改變,會(huì)占到17.5%左右的比重;介電常數(shù)DK也會(huì)有15.8%的影響;銅厚T也占到了11.3%左右。另外還有一些參數(shù)可能是互相有影響的,因此結(jié)果也一并來(lái)考慮。例如線寬W和上介質(zhì)厚度H1加起來(lái)的影響為4.3%。
很多朋友之前是不是沒(méi)想過(guò)從這個(gè)角度出發(fā)來(lái)分析呢?這個(gè)分析其實(shí)意義還是很重大的,它可以很清晰的給出哪個(gè)參數(shù)的影響是最大,在加工過(guò)程中可能就需要重點(diǎn)去管控這個(gè)因素,這樣的話其實(shí)就對(duì)最終的阻抗公差有更好的把握。另外也需要知道的是,不同的疊層,不同的線寬線距時(shí),每個(gè)參數(shù)的影響度的DOE分析結(jié)果肯定是不一樣的,可能在A項(xiàng)目中線寬的影響最大,但是在B項(xiàng)目中可能就變成了介質(zhì)厚度的影響最大了。因此需要針對(duì)你們實(shí)際產(chǎn)品的情況去做具體分析了哈。
最后問(wèn)一句,這個(gè)方法大家get到了嗎?
本期提問(wèn)
如果用文章中的例子讓你分析下?lián)p耗情況,你覺(jué)得損耗和哪些參數(shù)有關(guān),哪些參數(shù)的影響度最大呢?
審核編輯 黃宇
-
pcb
+關(guān)注
關(guān)注
4315文章
22941瀏覽量
395601 -
阻抗
+關(guān)注
關(guān)注
17文章
937瀏覽量
45784 -
傳輸線
+關(guān)注
關(guān)注
0文章
374瀏覽量
23981
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論