0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Efinity RISC-V IDE入門使用-4

XL FPGA技術(shù)交流 ? 2024-11-01 11:06 ? 次閱讀


一、Efinity工程

io_memoryClk是與存儲(chǔ)器接口共用的時(shí)鐘,需要連接正確。

UART

由于鈦金系列是有片上晶振的,所以有些客戶可能會(huì)選擇片上晶振作為SOC的系統(tǒng)時(shí)鐘或者選擇片上晶振作為PLL的參考時(shí)鐘,再由該P(yáng)LL的輸出時(shí)鐘作為SOC的系統(tǒng)時(shí)鐘,但是由于片上晶振頻率偏差比較大,所以UART的波特率是不準(zhǔn)確的,這也是為什么UART出問題的原因。

FLASH

flash管腳interface設(shè)置。

flash出問題也是一個(gè)很常見的問題,

之前遇到有客戶反饋riscv 燒寫到flash啟動(dòng)不了,原因是riscv必須要控制flash,因?yàn)閎ootloader會(huì)讀取flash中的數(shù)據(jù)用于加載APP;

(2)flash的IO輸入輸出都要添加IO寄存器,之前遇到有客戶不能讀寫flash的情況。

Instance Name

Ext_flash_clk

Ext_flash_cs

Mode

output

output

I/O Standard

1.8V LVCMOS

1.8V LVCMOS

Connection Type

--

--

Register Option

register

register

Double Data

I/O Option

none

none

Enable Serialization

No

No

Clock Pin Name

soc_clk

soc_clk

Pull Option

-

-

Drive Strenght

4

4


Instance Name

Ext_falsh_dx

Base

Output

Mode

inout

Constant Output

none

I/O Standard

1.8V lvcmos

Register Option

register

Input

Double Dat

none

Connection Type

normal

Enable Serialization

No

Register Option

register

Drive Strength

4

Clock

Clk

Enable Slew Rate

No

Double data

None

Static Delay Setting

0

Pull Option

None

Output Enable

Enable Schmitt

No

Register Option

Register

Enable bus hold

No

Oputput Clock

Static Delay setting

0

Pin Name

Clk



Inverted

No




二、RISCV 工程

自從新版本的Efinity RISC-V IDE發(fā)布之后,這直沒有時(shí)間操作一下,它為RISC-V ' C '和' c++ '軟件開發(fā)提供了一個(gè)完整、無縫的環(huán)境;今天終于安裝了,但安裝自不必多說,一路點(diǎn)擊下去就可以了。來體驗(yàn)一把。

2.1 打開IDE自帶工程。
(1)首先打開軟件。

step1:選擇工程的工作空間。如果工作空間長(zhǎng)時(shí)間不變可以勾選Use this as the default and do not ask agin。

與老版本的區(qū)別是,新版本可以將該選擇到任何地方。

step2:生成sapphire的example。


step2: Import工程。選擇Import Projectes... 或者在Project Explorer中右擊,然后選擇Import... 或者File -> Import.

step3:在打開的Import對(duì)話框中選擇Efinix Projects-> Efinix Makefile Project可以導(dǎo)入。


step4:選擇bsp位置,這里我選擇

D:\FPGA_Prj\09_T120F324\01_RISCV_DEMO\T120F324_devkit\embedded_sw\efx_soc\bsp

如果是FreeRTOS的話,兩個(gè)都要輸入。

setp5:選擇下一步,然后勾選相應(yīng)工程前面的方框,點(diǎn)擊finish即可以導(dǎo)入相應(yīng)的demo工程。

step6:右鍵選擇build Project.

step7:run或者debug。

從2022版本之后,只要把路徑轉(zhuǎn)換到soc之后,不需要再設(shè)置debug路徑

這里以gpioDemo為例。

進(jìn)入debug調(diào)試界面。

查看串口打印信息,在Window->Show View ->Terminal-> open the termianl。選擇Serial Terminal設(shè)置相關(guān)的串口信息。


其實(shí)在Debug時(shí)經(jīng)常會(huì)報(bào)出以下問題:

Error:nodevicefound

Error:unabletoopenftdidevicewithvid0403,pid6014,description'ELITES-232DL',serial'*'atbuslocation'*'

這個(gè)錯(cuò)誤其實(shí)并不陌生,文檔也有一個(gè)相關(guān)的記錄.

目前易靈思的下載使用的是FTDI的 FT232,FT2232和FT4232方案。下圖是FT2232和FT4232芯片的原理圖,F(xiàn)T2232有channel 0,1兩個(gè)通道,在下圖已經(jīng)標(biāo)出。FT4234有channel 0,1,2,3共4個(gè)通道;而ELITES-232DL使用的是FT232,它只有channel 0.所以在使用不同的下載噐方案時(shí),尤其是在對(duì)RISCV進(jìn)行debug時(shí)就是使用不同的配置參數(shù);否則就會(huì)報(bào)上面的錯(cuò)誤。


那么怎么區(qū)別下載器使用的是什么芯片方案及對(duì)應(yīng)的JTAG channel號(hào)呢?這個(gè)在打開programmer之后,就可以看到相應(yīng)的ID.位置如下圖所示。而channel號(hào)是由易靈思的驅(qū)動(dòng)來指定的,下表中列出JTAG使用的channel號(hào)。

FTDI器件
ID
JTAG channel
FT232
0403:6014
0
FT2232
0403:6010
1
FT4232
0403:6011
1

在上面的圖中我們還把USB Target用紅色框框了出來,因?yàn)椴煌南螺d器名字是不一樣的,也是要修改的。


知道了上面的信息之后,我們就可以很清楚的知道我們的下載器使用的器件情況。

到現(xiàn)在我們可以對(duì)上面的報(bào)錯(cuò)進(jìn)行修改了,出現(xiàn)上面的報(bào)錯(cuò)時(shí)應(yīng)該怎么樣修改呢?這里還要分兩種情況,一種是hard jtag,另一種是soft的JTAG。區(qū)別在于修改的文件不同。


對(duì)于hard jtag,我們需要把embedded_sw\soc_xx\bsp\efinix\EfxSapphireSoc\openocd\ftdi.cfg(或者ftdi_ti.cfg,其中ftdi.cfg用于trion系列,而ftdi_ti.cfg 用于鈦金系列)修改成下載器讀出來的名字,這里包括ftdi_device_desc,ftdi_vid_pidftdi_channel三個(gè)參數(shù),只需要按照上面的說明配置即可。


比如以YLS_DL下載器為例,

它使用的是FT2232的方案。修改結(jié)果如圖。

對(duì)于soft jtag,老版本的EFinity修改的是c232hm_ddhsl_0.cfg文件,而在2023.1版本的RISCV中已經(jīng)沒有c232hm_ddhsl_0.cfg文件了。代之的是一個(gè)external.cfg文件。里面的內(nèi)部與上面的是一樣的。


另外也遇到過修改了上面的問題還是存在問題的,經(jīng)過確認(rèn)客戶安裝的驅(qū)動(dòng)是libusb-win32,可以用zadig的libusbk試試。



2.2、新建工程

File -> New -> Project...

可以選擇Standalone也可以選擇FreeRTOS


三、接口操作


APB3接口

請(qǐng)?jiān)诠娞?hào)中搜索"APB3接口應(yīng)用"

GPIO

請(qǐng)?jiān)诠珡奶?hào)中搜索"SOC GPIO操作”


四、邏輯文件與RISCV工程文件合并燒寫

在programmer中點(diǎn)擊Combine Multiple Image Files。打開Combine Multiple Image Files對(duì)話框,

選擇Generic Image Combination.并選擇右側(cè)的“*”添加文件,邏輯文件是生成的hex文件,RISCV工程生成的是bin文件。

輸入output file 文件名。指定地址,邏輯文件地址為0,


軟核的起始地址是大工程中指定的起始文件,最后點(diǎn)擊Aplly。

把合成的文件燒寫到flash。


最后:

我們會(huì)為各種應(yīng)用提供相應(yīng)的demo,歡迎關(guān)注我們的硬件平臺(tái)





原文標(biāo)題:Efinity RISC-V IDE入門使用-4

文章出處:【微信公眾號(hào):易靈思FPGA技術(shù)交流】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1624

    文章

    21616

    瀏覽量

    601108
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    加入全球 RISC-V Advocate 行列,共筑 RISC-V 的未來 !

    加入RISC-VAdvocate行列!我們正在尋找來自世界各地的RISC-V愛好者,通過全球推廣和參與,成為支持RISC-V進(jìn)步的關(guān)鍵參與者。作為一名RISC-VAdvocate,您將
    的頭像 發(fā)表于 09-10 08:08 ?267次閱讀
    加入全球 <b class='flag-5'>RISC-V</b> Advocate 行列,共筑 <b class='flag-5'>RISC-V</b> 的未來 !

    RISC-V Summit China 2024 青稞RISC-V+接口PHY,賦能RISC-V高效落地

    沁恒在歷屆峰會(huì)上分享RISC-V在MCU領(lǐng)域的創(chuàng)新成果,和大家共同見證了本土RISC-V產(chǎn)業(yè)的成長(zhǎng)。早在第一屆RISC-V中國(guó)峰會(huì)上,沁恒就公開了青稞RISC-V系列量產(chǎn)芯片的關(guān)鍵技術(shù)
    的頭像 發(fā)表于 08-30 18:18 ?1321次閱讀
    <b class='flag-5'>RISC-V</b> Summit China 2024  青稞<b class='flag-5'>RISC-V</b>+接口PHY,賦能<b class='flag-5'>RISC-V</b>高效落地

    RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,賦能RISC-V高效落地

    MounRiver Studio IDE(MRS)不僅在工具鏈層面為青稞RISC-V的免表中斷和指令擴(kuò)展提供支持,還通過一鍵工程創(chuàng)建、多種運(yùn)行庫(kù)、數(shù)學(xué)庫(kù)、本地/遠(yuǎn)程調(diào)試、免復(fù)位問題定位等實(shí)用功能,讓RISC-V
    發(fā)表于 08-30 17:37

    2024 RISC-V 中國(guó)峰會(huì):華秋電子助力RISC-V生態(tài)!

    第四屆RISC-V中國(guó)峰會(huì)(RISC-V Summit China 2024)于8月21日至23日在杭州盛大召開,成為RISC-V領(lǐng)域的一次重要盛會(huì)
    的頭像 發(fā)表于 08-26 18:33 ?766次閱讀
    2024 <b class='flag-5'>RISC-V</b> 中國(guó)峰會(huì):華秋電子助力<b class='flag-5'>RISC-V</b>生態(tài)!

    2024 RISC-V 中國(guó)峰會(huì):華秋電子助力RISC-V生態(tài)!

    第四屆RISC-V中國(guó)峰會(huì)(RISC-V Summit China 2024)于8月21日至23日在杭州盛大召開,成為RISC-V領(lǐng)域的一次重要盛會(huì)。峰會(huì)匯聚了RISC-V國(guó)際基金會(huì)的
    發(fā)表于 08-26 16:46

    risc-v的發(fā)展歷史

    RISC-V的發(fā)展歷史可以追溯到2006年左右,當(dāng)時(shí)David Patterson和其他研究者開始探索創(chuàng)建一個(gè)開放和可擴(kuò)展的指令集架構(gòu)(ISA)。以下是RISC-V發(fā)展的主要里程碑: 一、起源與初步
    發(fā)表于 07-29 17:20

    rIsc-v的缺的是什么?

    能與RISC-V的起步較晚、生態(tài)系統(tǒng)支持不足等因素有關(guān)。為了進(jìn)一步提高市場(chǎng)份額和認(rèn)可度,RISC-V需要不斷加強(qiáng)自身的技術(shù)實(shí)力和生態(tài)建設(shè)。 4. 技術(shù)挑戰(zhàn) 技術(shù)復(fù)雜性和實(shí)現(xiàn)難度:盡管RISC-
    發(fā)表于 07-29 17:18

    Efinity RISC-V IDE入門使用-3

    自從新版本的Efinity RISC-V IDE發(fā)布之后,這直沒有時(shí)間操作一下,它為RISC-V ' C '和' c++ '軟件開發(fā)提供了一個(gè)完整、無縫的環(huán)境;今天終于安裝了,但安裝自
    的頭像 發(fā)表于 07-09 08:46 ?946次閱讀
    <b class='flag-5'>Efinity</b> <b class='flag-5'>RISC-V</b> <b class='flag-5'>IDE</b><b class='flag-5'>入門</b>使用-3

    RISC-V有哪些優(yōu)缺點(diǎn)?是堅(jiān)持ARM方向還是投入risc-V的懷抱?

    RISC-V作為一種開源的指令集架構(gòu)(ISA),具有一系列顯著的優(yōu)點(diǎn)和潛在的缺點(diǎn)。以下是RISC-V的主要優(yōu)點(diǎn)和缺點(diǎn)概述: 優(yōu)點(diǎn) : 開源與開放性 :RISC-V是開源的,這意味著任何人都可以獲取
    發(fā)表于 04-28 08:51

    解鎖RISC-V技術(shù)力量丨曹英杰:RISC-V與大模型探索

    4月12日,第二期“大家來談芯|解鎖RISC-V技術(shù)力量”在上海臨港新片區(qū)頂科永久會(huì)址舉辦,本期沙龍聚焦RISC-V技術(shù),圍繞AI時(shí)代的RISC-V市場(chǎng)機(jī)會(huì)、
    的頭像 發(fā)表于 04-16 08:16 ?595次閱讀
    解鎖<b class='flag-5'>RISC-V</b>技術(shù)力量丨曹英杰:<b class='flag-5'>RISC-V</b>與大模型探索

    瑞薩電子推出采用自研RISC-V CPU內(nèi)核的通用32位MCU

    RISC-V內(nèi)核,48MHz,3.27 Coremark/MHz 存儲(chǔ)器:128KB代碼閃存、16KB SRAM(12KB和ECC SRAM 4KB),及4KB數(shù)據(jù)閃存 功耗:162μA/MHz(運(yùn)行
    發(fā)表于 03-30 22:08

    什么是RISC-V?RISC-V的關(guān)鍵技術(shù)

    RISC-V不僅僅是一個(gè)流行語;它建立在堅(jiān)實(shí)的技術(shù)基礎(chǔ)之上,使其有別于其他指令集架構(gòu) (ISA)。RISC-V的核心是基于精簡(jiǎn)指令集計(jì)算(RISC)原則,強(qiáng)調(diào)效率和性能。
    發(fā)表于 03-26 09:34 ?3362次閱讀

    什么是RISC-V

    siFive搞RISC-V 賽昉搞RISC-V 香山搞RISC-V 到底什么是RISC-V? 先不問有什么用,RISC-V目前的能力來說,工
    發(fā)表于 02-02 10:41

    賽昉科技重磅亮相RISC-V Summit 2023

    近日,賽昉科技重磅亮相RISC-VSummit2023(2023年RISC-V北美峰會(huì)),并連續(xù)三年發(fā)表主題演講,展現(xiàn)賽昉科技推動(dòng)RISC-V軟件生態(tài)的最新成果。RISC-VSummi
    的頭像 發(fā)表于 11-22 08:19 ?541次閱讀
    賽昉科技重磅亮相<b class='flag-5'>RISC-V</b> Summit 2023

    RISC-V生態(tài)強(qiáng)勁 RISC-V International會(huì)員超4000 超75個(gè)技術(shù)工作組

    4,000 多名成員,擁有超過 75 個(gè)技術(shù)工作組,推動(dòng) RISC-V 標(biāo)準(zhǔn)、軟件、工具等方面的進(jìn)展。僅今年一年,RISC-V 就批準(zhǔn)了 12 項(xiàng)規(guī)范,還有更多規(guī)范即將批準(zhǔn)。此外,RISC
    的頭像 發(fā)表于 11-09 15:17 ?720次閱讀