Xpedition Schematic Analysis原理圖完整性分析工具簡(jiǎn)介

西門子EDA全球客戶支持部門客戶關(guān)懷系列技術(shù)文章。

本系列，我們的產(chǎn)品技術(shù)專家將結(jié)合電子系統(tǒng)設(shè)計(jì)軟件的新功能和應(yīng)用熱點(diǎn)進(jìn)行選題，本期主題為Xpedition Schematic Analysis 原理圖完整性分析工具簡(jiǎn)介，敬請(qǐng)參閱！

如今的原理圖設(shè)計(jì)變得非常復(fù)雜，無(wú)法僅憑目視評(píng)審進(jìn)行全面檢查。如果沒(méi)有適當(dāng)?shù)脑韴D驗(yàn)證，可能會(huì)導(dǎo)致額外的硬件重新設(shè)計(jì)、延遲上市時(shí)間、增加現(xiàn)場(chǎng)退貨率以及降低產(chǎn)品質(zhì)量的風(fēng)險(xiǎn)。通過(guò)進(jìn)行原理圖完整性分析，可以避免潛在的設(shè)計(jì)缺陷和邊際性問(wèn)題。

Xpedition Schematic Analysis提供了預(yù)定義的檢查和廣泛的智能組件模型庫(kù)，能夠自動(dòng)對(duì)原理圖上的所有網(wǎng)絡(luò)進(jìn)行全面檢查，從而節(jié)省設(shè)計(jì)團(tuán)隊(duì)數(shù)百小時(shí)的目視檢查和實(shí)驗(yàn)室調(diào)試時(shí)間。

Xpedition Schematic Analysis原理圖完整性分析可以集成多個(gè)板設(shè)計(jì)的數(shù)據(jù)進(jìn)行系統(tǒng)級(jí)驗(yàn)證。它是一種基于規(guī)則且不限定CAD軟件的技術(shù)，可以與您的設(shè)計(jì)同時(shí)進(jìn)行，提高設(shè)計(jì)質(zhì)量，而不會(huì)影響硬件開發(fā)的進(jìn)度。

使用Xpedition Schematic Analysis，可以在產(chǎn)品設(shè)計(jì)的早期階段通過(guò)原理圖網(wǎng)表和BOM來(lái)查找原理圖上的缺失或錯(cuò)誤，從而避免在項(xiàng)目晚期浪費(fèi)時(shí)間和材料。

由于對(duì)原理圖上的所有網(wǎng)絡(luò)進(jìn)行全面檢查，Xpedition Schematic Analysis有可能發(fā)現(xiàn)僅使用仿真工具無(wú)法察覺(jué)的問(wèn)題。以下是一些示例：

例如，某個(gè)IC的管腳根據(jù)廠家規(guī)范需要連接一個(gè)電容到地，如果在原理圖中未進(jìn)行連接，將會(huì)觸發(fā)錯(cuò)誤提示。

或者如下圖所示的二極管方向驗(yàn)證。

又或者是總線上的錯(cuò)誤。如下圖所示，一個(gè)IC的bit 5連接到另一個(gè)IC的bit 7。

還有差分管腳驗(yàn)證，例如下圖所示的差分對(duì)的正負(fù)兩端接反的情況。

此外，還可以驗(yàn)證組件的管腳電壓參數(shù)，包括最大、最小和邏輯閾值。例如，過(guò)高或過(guò)低的輸出電平可能導(dǎo)致接收端的邏輯位誤判:

或者過(guò)高或過(guò)低的電平輸出可能導(dǎo)致接收端組件損壞:

要進(jìn)行這些類型的檢查，需要有相應(yīng)的組件模型來(lái)提供每個(gè)管腳的特性和要求。Xpedition Schematic Analysis提供了一個(gè)包含數(shù)百萬(wàn)個(gè)組件的在線模型庫(kù)，方便用戶使用。對(duì)于特殊的組件，用戶還可以利用付費(fèi)咨詢服務(wù)或使用Xpedition Schematic Analysis提供的模板自行對(duì)有源或無(wú)源組件進(jìn)行建模。

通過(guò)在原理圖捕捉過(guò)程中而不是之后進(jìn)行全自動(dòng)化的原理圖驗(yàn)證，開發(fā)過(guò)程可以向左移動(dòng)。其中一個(gè)明顯的好處是減少硬件重新設(shè)計(jì)，從而縮短設(shè)計(jì)周期和降低成本。