基于時(shí)序分析基本概念模式的介紹

今天要介紹的時(shí)序基本概念是Mode（模式）. 這是Multiple Scenario環(huán)境下Sign off的一個(gè)重要概念。芯片的設(shè)計(jì)模式包括最基本的功能function模式，以及各種各樣相關(guān)的測(cè)試模式。

PD的同學(xué)應(yīng)該比較熟悉Function, Scan Shift, Capture, ASST這些模式。其實(shí)如果細(xì)分，這些還能劃分出好多新的模式，如下圖所示。這些名詞可能你經(jīng)?？匆?，但是你知道他們具體檢測(cè)啥，有啥作用嘛？下面我就來分別簡單介紹下這些模式。

Function

這個(gè)模式不用過多介紹，就是大家最常見的功能要求模式，即標(biāo)準(zhǔn)時(shí)序約束模式。

Scan Shift

這個(gè)模式大家也很熟悉，移位掃描模式。先介紹下基本的Scan chain概念：由于芯片內(nèi)部是一個(gè)黑盒子，在外部難以控制。我們將芯片中的所應(yīng)用的普通寄存器替換成帶有掃描功能的掃描寄存器，首尾相連成串，從而可以實(shí)現(xiàn)附加的測(cè)試功能，這就是Scan chain的概念。下圖一就是掃描寄存器，下圖二就是將掃描寄存器串起來的Scan Chain

因此，當(dāng)Scan enable端接1，掃描寄存器工作在scan shift模式，把數(shù)據(jù)pattern移出來，通常這個(gè)模式下的時(shí)鐘頻率都很慢，一般就幾十Mhz。如下圖所示：

DC capture

capture mode通常分為低速和高速模式，分別對(duì)應(yīng)DC capture和AC capture. Capture模式下，Scan enable信號(hào)接0，掃描寄存器工作在正常模式下，這時(shí)候開始檢查function上的pin連接。 低速DC capture也就是我們經(jīng)常說的Stuck-at模式，主要檢查我們平時(shí)常見的stuck-at 0/1錯(cuò)誤。比如下圖中的 inverter A端如果被接到了VSS端的話，就是一個(gè)stuck at 1的fault。

AC capture

AC capture也被稱為At-speed Structural Test（ASST），是一種高速測(cè)試模式，主要測(cè)試芯片中的延遲故障，也就是transition。隨著半導(dǎo)體制造工藝的不斷發(fā)展，片上器件的幾何尺寸越來越小。此時(shí)，由于制造工藝異常，材料純度不夠，環(huán)境雜質(zhì)等因素影響所造成的隨機(jī)缺陷，導(dǎo)致電路中某些信號(hào)transition time變長，如果這種變化造成關(guān)鍵路徑上的延遲不滿足最大延遲要求，那么整個(gè)電路就不能工作在正常頻率下。我們稱這種故障為延遲故障。如下圖的inverter，如果它下降的transition time延遲，就會(huì)導(dǎo)致它整個(gè)propagation delay超出理想限定的范圍。

現(xiàn)在高性能超大規(guī)模的芯片的故障也越來越多地表現(xiàn)為延遲故障，而不是傳統(tǒng)的stuck-at 故障。因此這個(gè)ASST模式也是很重要的，通常會(huì)單獨(dú)作為一個(gè)模式定義在mcmm環(huán)境中。

At Speed MBIST

MBIST也分為高速和慢速，只不過一般都在高速下測(cè)試，慢速很少用到，高速模式下一般測(cè)試memory的讀寫功能。MBIST，全稱Memory Built-In Self-Test。MBIST是面向嵌入式芯片存儲(chǔ)器的測(cè)試方式，用于測(cè)試存儲(chǔ)器工作是否正常。芯片內(nèi)部有一個(gè)BIST Controller，用于產(chǎn)生存儲(chǔ)器測(cè)試的各種模式和預(yù)期的結(jié)果，并比較存儲(chǔ)器的讀出結(jié)果和預(yù)期結(jié)果。

為什么需要MBIST？

在掃描鏈很長而且數(shù)量很多時(shí)，單芯片測(cè)試時(shí)間是很長的，而且高級(jí)測(cè)試儀器的價(jià)格也急速攀升，因此BIST技術(shù)就應(yīng)運(yùn)而生。

采用BIST技術(shù)的優(yōu)點(diǎn)在于：降低測(cè)試成本、提高錯(cuò)誤覆蓋率、縮短測(cè)試時(shí)間、方便客戶服務(wù)和獨(dú)立測(cè)試。MBIST模式一般覆蓋在function模式下面

Slow MBIST

低速M(fèi)bist, 一般情況下用不著，只做調(diào)試用，或者用于某些高速測(cè)不到的情況。

Boundary Scan

Boundary Scan，我們稱之為邊界掃描。是歐美一些大公司聯(lián)合成立的一個(gè)組織——聯(lián)合測(cè)試行動(dòng)小組（JTAG），主要為了解決PCB板上芯片與芯片之間互連測(cè)試而提出的一種解決方案。邊界掃描是在芯片的每一個(gè)輸入輸出引腳上增加一個(gè)存儲(chǔ)單元，然后再將這些存儲(chǔ)單元連成一個(gè)掃描通路，從而構(gòu)成一條掃描鏈。由于這條掃描鏈分布在芯片邊緣，因此被稱為Boundary Scan?？傊?，該模式主要測(cè)試芯片IO上的信號(hào)，一般包含在function mode下面。

Macro Test

該模式下，主要測(cè)試一些Analog模塊以及其他一些IP。

IDDQ

IDDQ全稱Integrated Circuit Quiescent Current，即靜態(tài)電源電流，這是一種主要檢測(cè)器件漏電的模式。IDDQ測(cè)試目的是測(cè)量邏輯狀態(tài)驗(yàn)證時(shí)的靜止（穩(wěn)定不變）的電流，并與標(biāo)準(zhǔn)靜態(tài)電流相比較以提升測(cè)試覆蓋率。

IDDQ測(cè)試運(yùn)行一組靜態(tài)IDD測(cè)試的功能序列，在功能序列內(nèi)部的各個(gè)獨(dú)立的斷點(diǎn)，進(jìn)行6~12次獨(dú)立的電流測(cè)量。測(cè)試序列的目標(biāo)是，在每個(gè)斷點(diǎn)驗(yàn)證總的IDD電流時(shí)，盡可能多地將內(nèi)部邏輯門進(jìn)行開-關(guān)的切換，toggle率盡可能高。IDDQ測(cè)試能直接發(fā)現(xiàn)器件電路核心是否存在其他方法無法檢測(cè)出的較小的損傷。

好了，Mode的介紹就到此為止了。我們平時(shí)的mcmm文件里并不會(huì)分得這么細(xì)，大部分Mode都會(huì)合并，一般最后剩下的只有function, scan shift, asst等幾個(gè)主要的模式，其他的可以通過設(shè)置case值來切換。