射頻PA輸出功率與電壓擺幅的理解

以下文章來源于慧智微電子，作者小慧

01

S11出現(xiàn)這種大于0的情況是因為什么？

Q：請問各位大佬，S11出現(xiàn)這種大于0的情況是因為什么？該怎么解決呢？

A：之前有大佬說過應(yīng)該是自激了。

A：不穩(wěn)定吧 K小于1了。

Q：是的k都小于0了

A：加點損耗看看吧。

Q：但是只有這一個頻點是這樣的，其他都還好，

A：那也沒用吧全頻段穩(wěn)定是基本的要求我感覺。可能管子增益太強了，反射的能量太多了。

Q：從輸出端耦合過來的嗎？

A：電路結(jié)構(gòu)是啥樣的？

Q：就基本的匹配沒用到負(fù)反饋之類的。

A：S11大于0，電路可能在哪里自激。

Q：好的，我來檢查一下。謝謝大俠！

02

射頻PA輸出功率與電壓擺幅的理解

Q：請教一下各位專家，我應(yīng)該怎樣理解下面這個問題：射頻PA輸出大功率時，按50歐阻抗算，射頻電壓最高幾十V，但是VDD電壓一般5V，輸出電壓擺幅應(yīng)該不超過5V（A類）才對。

A：這個就是為什么要阻抗匹配的原因啊。把 50 Ohm 轉(zhuǎn)到 collect段看到的2-5Ohm，讓電流變大，電壓變小，這樣就不少管子了。到了天線50Ohm，電流變小，電壓變大。保持整體能量。

我原來面試時候被面的一道面試題。

Q：那目前一般會采用哪種阻抗變換的方式呢？

A：教科書上的，都有介紹。

Q：好的，多謝解答。

03

如何將Pads文件導(dǎo)入HFSS

Q：家人們，pads文件怎么導(dǎo)到hfss好一點，我導(dǎo)dxf進去全是線。

A：導(dǎo)進hfss的DXF曲線要全部閉合。

Q：是閉合的，然后怎么填充我給忘了。

A：CAD快捷鍵H。

Q：要在cad里面填充，然后導(dǎo)到hfss就是面了嘛？

A：軟件默認(rèn) 線倒進去變0.1mm的面，面倒進去變0.1mm厚的體。

Q：所有dxf文件必須是閉合曲線，已經(jīng)是dxf文件了，在CAD里面按圖層描一下，描成閉合曲線，把分段的線全部刪掉，再導(dǎo)入HFSS就可以拉成立體了。

A：好的，我試試，謝謝。

04

怎么提高LNA的IP1dB

Q：請問一般怎么提高LNA的IP1dB??？

A：按說優(yōu)化下輸入匹配有效果嗎？應(yīng)該是由第一級決定的嗎？

Q：仿真出來感覺和輸入匹配沒關(guān)系。

A：輸出匹配做功率匹配啊，提P1dB。

Q：那SPDT開關(guān)怎么提高p1dB呢？

A：提高柵極電阻，堆更多的管子。

A：“請問一般怎么提高LNA的IP1dB??？”這個加損耗降增益不就能實現(xiàn)嗎？

Q：就是想問怎么不降增益的情況下提IP1dB。

A：我猜他目的是提高線性度，需要提OP1dB，其實IP1dB參考意義不大。

A：好像工藝確定，結(jié)構(gòu)確定就改不了什么了。

Q：想問一下 如果SPDT 開關(guān)柵極用電感會怎么樣呢？

A：柵極上面是直流電壓。

Q：那如果最后一級的放大結(jié)構(gòu)讓它的功耗電流增大可以增加線性度嗎？

A：理論上可以的。

Q：那有什么高線性度的結(jié)構(gòu)呢？

A：一般多路合成的線性度都有優(yōu)勢。

Q：求問原因是啥呀？

Q：那堆更多的管子可以提高線性度的原因是什么呢？

A：因為每個管子能承受的交流電壓也就3-4v，超過這個管子就會壓縮。

Q：明白了 感謝大佬！

Q：“一般多路合成的線性度都有優(yōu)勢?！?strong>能解釋一下多路合成是什么個意思嗎？

A：基本上你用的啥工藝就決定了你的線性度的上限，要是想通過結(jié)構(gòu)提p1dB，可以單獨仿最后一級，最后一級對p1dB的影響大。

Q：請問一下 ads怎么仿出p1dBb的值呢？需要通過什么控件嘛？

A：xdb和para.sweep，可以直接掃隨頻率變化的1dB。

Q：謝謝老哥。

05

工藝庫中金屬層厚度的查詢

Q：諸位大佬，想知道工藝庫中每層金屬層的厚度，應(yīng)該查看工藝庫的哪個文件呀？

A：design rule文件，或者emx調(diào)用的proc文件從emx界面可以看。

Q：收到！謝謝。

06

Loadpull和Sourcepull等效率圓差異的原因

Q：請教一個問題，為啥相同的偏置和輸入功率，將loadpull的輸出阻抗代入到source pull，loadpull收斂時，等效率圓會差這么多？

這個時Loadpull的等效率圓，可以達到76.9%，但是Sourcepull的等效率圓只有33%。

A：sourcepull關(guān)注irl就行。

Q：就改半徑嗎？我看文檔說的sourcepull和loadpull來回迭代。

A：我一般sourcepull不關(guān)注pae 只看input return loss，其實不太需要迭代感覺除非管子隔離度很差。

Q：那就值看Loadpull輸出阻抗嗎？輸入阻抗怎么怎么定？

A：將ZOPT帶進去然后sourcepull，作出等IRL圓，，大概-10dB就可以了。

Q：嗯，明白，輸入傳輸效率更好，一般管子隔離度夠夠的，輸入輸出相互影響不是很大，明天試試。

07

請問工藝角仿真都是針對前仿的嗎？

Q：請問工藝角仿真都是針對前仿的嗎？用calibre提寄生后仿是不是不能再跑工藝角了？

A：不是。

Q：那提寄生后咋跑工藝角??？還是在ade xl里仿嗎?

A：該怎么跑就怎么跑啊，不影響的。

Q：好的，謝謝解答