ZYNQ核心板學(xué)習(xí)筆記

以下文章來(lái)源于數(shù)字積木，作者數(shù)字積木

1，板卡概述

此款開(kāi)發(fā)板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型號(hào)為 XC7Z020-2CLG484I，484 個(gè)引腳的 FBGA 封裝。ZYNQ7000 芯片可成處理器系統(tǒng)部分 Processor System（PS）和可編程邏輯部分 Programmable Logic（PL）。在 該開(kāi)發(fā)板上，ZYNQ7000 的 PS部分和 PL 部分都搭載了豐富的外部接口和設(shè)備，方便用戶(hù)的使用和功能驗(yàn)證。另外開(kāi)發(fā)板上集成了 JTAG_UART 下載器電路，用戶(hù)只用一個(gè) USB 線(xiàn)就可以對(duì)開(kāi)發(fā)板進(jìn)行下載和調(diào)試。下圖為整個(gè)板卡的系統(tǒng)組成圖 ：

該開(kāi)發(fā)平臺(tái)定位于初學(xué)者的入門(mén)學(xué)習(xí)以及功能開(kāi)發(fā)驗(yàn)證使用。

開(kāi)發(fā)平臺(tái)所能含有的接口和功能如下：

USB TYPE-C電源輸入接口，支持DP協(xié)議電源輸入 ，支持5V,9V,12V 等電壓配置，默認(rèn)輸入配置為12V ；

采用 TI的型號(hào)為 TPS82130SILT的 MicroSiP 電源模塊 ，為板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V等多路供電 ；

Xilinx ARM+FPGA 芯片 Zynq-7000 XC7Z020-2CLG484I

兩片大容量的 4Gbit（共 8Gbit）高速 DDR3 SDRAM,可作為 ZYNQ 芯片數(shù)據(jù)的緩存，也可以作為操作系統(tǒng)運(yùn)行的內(nèi)存 ， DDR型號(hào)為 MT41K256M16TW-107IT 。

一片 256Mbit 的 QSPI FLASH, 可用作 ZYNQ 芯片的系統(tǒng)文件和用戶(hù)數(shù)據(jù)的存儲(chǔ) ，flash型號(hào)為 N25Q128A13ESE40F ;

1 路 Micro SD 卡座，用于存儲(chǔ)操作系統(tǒng)鏡像和文件系統(tǒng)。

一片EMMC芯片 ，容量為 8Gbytes , 用于存儲(chǔ)操作系統(tǒng)鏡像和文件系統(tǒng) ， 型號(hào)為 MTFC8GAKAJCN-4M。

一路10/100M/1000M以太網(wǎng)RJ45接口, 可用于和電腦或其它網(wǎng)絡(luò)設(shè)備進(jìn)行以太網(wǎng)數(shù)據(jù)交換;

一路 HDMI 圖像視頻輸出接口, 能實(shí)現(xiàn) 1080P 的視頻圖像傳輸；

板載一個(gè) 33.333Mhz 的有源晶振，給 PS 系統(tǒng)提供穩(wěn)定的時(shí)鐘源，一個(gè) 50MHz 的有源晶振，為 PL 邏輯提供額外的時(shí)鐘；

一路 USB JTAG 口，集成有JTAG和UART功能，通過(guò) USB 線(xiàn)及板載的 JTAG 電路對(duì) ZYNQ 系統(tǒng)進(jìn)行調(diào)試和下載。

一片 IIC 接口的 EEPROM ，型號(hào)為 M24C08-WDW6TP ， 容量為 1Kbytes;

通過(guò)跳線(xiàn)帽進(jìn)行啟動(dòng)模式修改，支持JTAG，SD卡，F(xiàn)LASH啟動(dòng)模式，方便用戶(hù)開(kāi)發(fā)調(diào)試 。

一路USB接口 ， 可用于開(kāi)發(fā)板連接鼠標(biāo)、鍵盤(pán)和 U 盤(pán)等 USB 外設(shè);

2個(gè)FPGA狀態(tài)指示燈（DONE ， INIT_B），用于方便查看FPGA的狀態(tài) 。

2 個(gè)系統(tǒng)復(fù)位按鍵， 采用專(zhuān)用的復(fù)位芯片，用于控制芯片的系統(tǒng)復(fù)位 ；

4 個(gè)用戶(hù)發(fā)光二極管 LED，包括2個(gè)單色LED和2個(gè)RBG LED ，均連接在PL端進(jìn)行控制;

2 個(gè)FPGA狀態(tài)指示燈 ，連接到FPGA的DONE和INIT引腳上，用于標(biāo)識(shí)FPGA配置完成以及初始化狀態(tài)。

3個(gè)電源狀態(tài)指示燈，分別用于標(biāo)識(shí)電源輸入有效，調(diào)試口輸入有效，以及電源模式輸出有效。

2 個(gè) PL 控制按鍵，4個(gè)微型撥碼開(kāi)關(guān)，均連接在PL端。

一片IIC接口的溫度傳感器芯片，可用于檢測(cè)環(huán)境溫度。

LCD屏幕接口，采用RGB888時(shí)序接口，支持顯示屏幕 以及觸摸功能。

板卡設(shè)計(jì)有OLCD屏幕接口，采用IIC接口，支持簡(jiǎn)單內(nèi)容的顯示。

一路風(fēng)扇控制接口，12V供電，支持PWM風(fēng)扇調(diào)速 。

2 路 40 針的擴(kuò)展口（2.54mm 間距），用于擴(kuò)展 ZYNQ 的 PL 部分的 IO。

2，結(jié)構(gòu)尺寸

開(kāi)發(fā)板的尺寸為精簡(jiǎn)的 80mm x 75mm, PCB 采用 10 層板設(shè)計(jì)。板子四周有 4 個(gè)螺絲定位孔，用于固定開(kāi)發(fā)板，定位孔的孔徑為 2.5mm(直徑），下圖為整個(gè)板卡的結(jié)構(gòu)示意圖：

板卡實(shí)物圖如下 ：

3，電源設(shè)計(jì)

3.1 電源輸入

采用USB TYPE-C電源輸入為板卡供電，供電的USB連接器位號(hào)為 J21，LED9為電源輸入指示燈 ，當(dāng)電源輸入有效時(shí)，LED9點(diǎn)亮 。

3.2 PD協(xié)議

通過(guò)CH224K芯片提供 PD 供電支持 ，支持5V,9V,12V 等電壓請(qǐng)求，默認(rèn)輸入配置為12V 。

CH224 單芯片集成 USB PD 等多種快充協(xié)議，支持 PD3.0/2.0，BC1.2 等升壓快充協(xié)議，支持 4V 至 22V 輸入電壓，自動(dòng)檢測(cè)VCONN 及模擬 E-Mark 芯片，最高支持 100W 功率，內(nèi)置 PD 通訊模塊，集成度高，外圍精簡(jiǎn)。集成輸出電壓檢測(cè)功能，并且提供過(guò)溫、過(guò)壓保護(hù)等功能。可廣泛應(yīng)用于各類(lèi)電子設(shè)備拓展高功率輸入如無(wú)線(xiàn)充電器、電動(dòng)牙刷、充電剃須刀、鋰電池電動(dòng)工具等各類(lèi)應(yīng)用場(chǎng)合。

CH224K 使用 Type-C 母口供電，電平配置支持 5/9/12/15/20V（圖中電平方式配置為 12v），通過(guò)修改 CFG1 ，CFG2，CFG3的連接關(guān)系來(lái)配置請(qǐng)求電壓 ，用戶(hù)可修改 CFG 引腳的配置來(lái)調(diào)整輸入請(qǐng)求電壓 。實(shí)際請(qǐng)求的電壓取決于電源適配器支持的輸出模式 。

3.3 排針供電

板卡還設(shè)計(jì)有一路排針的電源接口 ，可作為電源輸入或輸出使用 。排針位號(hào)為 J6 ， 為 2.54mm 間距的 4PIN 單排排針 。

當(dāng)用戶(hù)不方便使用 Type-C 接口供電時(shí)， 也可使用該排針接口為板卡進(jìn)行供電 ，輸入電壓支持 5V- 15V 范圍 。

或者使用 Type-C 接口供電時(shí)，該接口也可支持為其他模塊提供供電 。

3.4 電源模塊

采用 TI的型號(hào)為 TPS82130SILT的 MicroSiP 電源模塊 ，為板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V等多路供電 ；通過(guò) TI 的 TPS51200 生成 DDR3 需要的 VTT 和 VREF 電壓。

TPS82130 是一款 17V 輸入 3A 降壓轉(zhuǎn)換器 MicroSiP 電源模塊，經(jīng)優(yōu)化具有小解決方案尺寸和高效率等特性。該模塊集成了一個(gè)同步降壓轉(zhuǎn)換器和一個(gè)電感器，以簡(jiǎn)化設(shè)計(jì)、減少外部元件數(shù)量并縮小 PCB 面積。該模塊采用緊湊的薄型封裝，適合通過(guò)標(biāo)準(zhǔn)表面貼裝設(shè)備進(jìn)行自動(dòng)組裝。

TPS51200 器件是一款灌電流和拉電流雙倍數(shù)據(jù)速率 (DDR) 終端穩(wěn)壓器，專(zhuān)門(mén)針對(duì)低輸入電壓、低成本、低噪聲的空間受限型系統(tǒng)而設(shè)計(jì)。

各個(gè)電源分配的功能如下表所示：

因?yàn)?ZYNQ 的 PS 和 PL 部分的電源有上電順序的要求，在電路設(shè)計(jì)中，按照Z(yǔ)YQN 的電源要求設(shè)計(jì)，上電依次為 1.0V -> 1.5V -> 1.8 V -> 3.3V -> 5.0V 。下圖為電源的電路設(shè)計(jì)：

3.5FPGA供電系統(tǒng)

ZYNQ 芯片的電源分 PS 系統(tǒng)部分和 PL邏輯部分，兩部分的電源分別是獨(dú)立工作。PS 系統(tǒng)部分的電源和 PL 邏輯部分的電源都有上電 順序，不正常的上電順序可能會(huì)導(dǎo)致 ARM 系統(tǒng)和 FPGA 系統(tǒng)無(wú)法正常工作。

PS 部分的電源有 VCCPINT、VCCPAUX、VCCPLL 和 PS VCCO。VCCPINT 為 PS 內(nèi)核供電引腳，接 1.0V；VCCPAUX 為 PS 系統(tǒng)輔助供電引腳，接 1.8V；VCCPLL 為 PS 的內(nèi)部時(shí)鐘PLL 的電源供電引腳，也接 1.8V；PS VCCO 為 BANK 的電壓，包含 VCCO_MIO0，CCO_MIO1 和 VCCO_DDR，根據(jù)連接的外設(shè)不同，連接的電源電源也會(huì)不同，在該核心板上，VCC_MIO0 連接 3.3V， VCCO_MIO1 連接 1.8V，VCCO_DDR 連接 1.5V。PS 系統(tǒng)要求上電順序分別為先 VCCPINT 供電，然后 VCCPAUX 和 VCCPLL，最后為 PS VCCO。斷電的順序則相反。

PL 部分的電源有 VCCINT, VCCBRAM, VCCAUX 和 VCCO。VCCPINT 為 FPGA 內(nèi)核供電引腳，接 1.0V；VCCBRAM 為 FPGA Block RAM 的供電引腳；接 1.0V；VCCAUX 為 FPGA輔助供電引腳, 接 1.8V；VCCO 為 PL 的各個(gè) BANK 的電壓，包含 BANK13，BANK34，BANK35，在 AX7020 開(kāi)發(fā)板上，BANK 的電壓連接 3.3V。PL 系統(tǒng)要求上電順序分別為先VCCINT 供電，再是 VCCBRAM, 然后是 VCCAUX，最后為 VCCO。如果 VCCINT 和 VCCBRAM的電壓一樣，可以同時(shí)上電。斷電的順序則相反。

4，ZYNQ7000

4.1 主芯片介紹

開(kāi)發(fā)板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型號(hào)為 XC7Z020-2CLG484I。

zynq7000系列的結(jié)構(gòu)如下圖所示。芯片的 PS 系統(tǒng)集成了兩個(gè) ARM Cortex-A9 處理器，AMBA互連，內(nèi)部存儲(chǔ)器，外部存儲(chǔ)器接口和外設(shè)，外設(shè)主要包括 USB 總線(xiàn)接口，以太網(wǎng)接口，SD/SDIO 接口，I2C 總線(xiàn)接口，CAN 總線(xiàn)接口，UART 接口，GPIO 等。

PL端結(jié)構(gòu)與A7系列相似，大體就包括電源模塊、時(shí)鐘CMT、IO模塊（IOB、GTP、memory interface、pcie）、CLB、BRAM、GTP、DSP、jtag調(diào)試口等。

PS端包含1個(gè)APU單元，APU內(nèi)有兩個(gè)cotex-a9核用于運(yùn)算，一個(gè)SCU用于處理數(shù)據(jù)的一致性，然后包含L1、L2級(jí)緩存，一個(gè)GIC用于中斷控制，一個(gè)256KB SRAM用于程序運(yùn)行，另外包含TTC、看門(mén)狗、DAP調(diào)試口等。PS端還包含一個(gè)Central Interconnect，用于互連IOP（CAN、SPI、UART、SD、USB、ETHERNET等外設(shè)），互連flash，互連DDR，互連OCM Interconnect。PS端還包含clock生成模塊、復(fù)位模塊等。

4.2 ZYNQ7000命名規(guī)則

Zynq其命名規(guī)則遵循一定的規(guī)則和約定。型號(hào)由系列代號(hào)，數(shù)字序列，速度等級(jí)，封裝類(lèi)型，溫度等級(jí)等部分組成， 例如，Zynq-7000系列包括Zynq-7010、Zynq-7020、Zynq-7030、Zynq-7040、Zynq-7100、等型號(hào)，其中數(shù)字和字母的組合表示不同的芯片性能等級(jí)，速度等級(jí)包括 -1 ，-L1，-2 ，-L2，-3等，溫度等級(jí)支持商業(yè)級(jí)，工藝級(jí)等。詳細(xì)內(nèi)容見(jiàn)于下圖 ：

4.3 芯片資源

PS 系統(tǒng)部分的主要參數(shù)如下：

基于 ARM 雙核 CortexA9 的應(yīng)用處理器

每個(gè) CPU 32KB 1 級(jí)指令和數(shù)據(jù)緩存，512KB 2 級(jí)緩存 2 個(gè) CPU 共享

片上 boot ROM 和 256KB 片內(nèi) RAM

外部存儲(chǔ)接口，支持 16/32 bit DDR2、DDR3 接口

兩個(gè)千兆網(wǎng)卡支持：發(fā)散-聚集 DMA ，GMII，RGMII，SGMII 接口

兩個(gè) USB2.0 OTG 接口，每個(gè)最多支持 12 節(jié)點(diǎn)

兩個(gè) CAN2.0B 總線(xiàn)接口

兩個(gè) SD 卡、SDIO、MMC 兼容控制器

2 個(gè) SPI，2 個(gè) UARTs，2 個(gè) I2C 接口

4 組 32bit GPIO，54（32+22）作為 PS 系統(tǒng) IO，64 連接到 PL

PS 內(nèi)和 PS 到 PL 的高帶寬連接

PL 邏輯部分的主要參數(shù)如下：

邏輯單元 Logic Cells：85K

查找表 LUTs: 53,200

觸發(fā)器(flip-flops): 106,400

乘法器 18x25MACCs：220

Block RAM：4.9 Mb

兩個(gè) AD 轉(zhuǎn)換器,可以測(cè)量片上電壓、溫度感應(yīng)和高達(dá) 17 外部差分輸入通道，最大轉(zhuǎn)換速率為1MBPS

4.4 各bank電壓

該主芯片的各個(gè)BANK功能以及BANK描述如下 ：

FPGA的器件管腳按照Bank進(jìn)行劃分，每個(gè)Bank獨(dú)立供電，以使FPGA I/O適應(yīng)不同電壓標(biāo)準(zhǔn)，增強(qiáng)I/O設(shè)計(jì)的靈活性。主芯片各個(gè)板卡的設(shè)計(jì)如下表：

4.5 調(diào)試接口

板卡集成由一路 USB JTAG 口，集成有JTAG和UART功能，通過(guò) USB 線(xiàn)及板載的 JTAG 電路對(duì) ZYNQ 系統(tǒng)進(jìn)行調(diào)試和下載，無(wú)需外置仿真器和串口調(diào)試器。用戶(hù)無(wú)需購(gòu)買(mǎi)額外的下載器，只要一根 USB 線(xiàn)就能進(jìn)行 ZYNQ 的開(kāi)發(fā)和調(diào)試了，調(diào)試的USB接口位號(hào)為 J8 。當(dāng)調(diào)試USN輸入有效時(shí)，LED10會(huì)點(diǎn)亮。

通過(guò) FT2232H 提供JTAG和UART支持 。FT2232H是一個(gè)USB2.0高速（每秒480兆位）至UART/FIFO 芯片。具有在多種工業(yè)標(biāo)準(zhǔn)串行或并行接口配置的能力。有兩個(gè)多協(xié)議同步串行引擎（MPSSE）允許使用JTAG，I2C和SPI兩個(gè)通道同時(shí)進(jìn)行通信。多協(xié)議同步串行引擎 (MPSSE) 是某些 FTDI 客戶(hù)端 IC 的一項(xiàng)功能，允許模擬多種同步串行協(xié)議，包括 SPI、I2C 和 JTAG。

5，時(shí)鐘配置

板上分別為 PS 系統(tǒng)和 PL 邏輯部分提供了有源時(shí)鐘， PS 系統(tǒng)和 PL 邏輯可以單獨(dú)工作。

5.1 PS系統(tǒng)時(shí)鐘源

ZYNQ 芯片通過(guò)開(kāi)發(fā)板上的 X1 晶振為 PS 部分提供 33.333MHz 的時(shí)鐘輸入，3.3V 供電。時(shí)鐘的輸入連接到 ZYNQ 芯片的 BANK500 的 PS_CLK_500 的管腳上。其原理圖如圖 所示：

時(shí)鐘引腳分配：

5.2 PL系統(tǒng)時(shí)鐘源

板上提供了單端 50MHz 的 PL 系統(tǒng)時(shí)鐘源，3.3V 供電。晶振輸出連接到FPGA 的全局時(shí)鐘(MRCC)，這個(gè) GCLK 可以用來(lái)驅(qū)動(dòng) FPGA 內(nèi)的用戶(hù)邏輯電路。該時(shí)鐘源的原理圖如圖所示

時(shí)鐘引腳分配：

6，PS端設(shè)計(jì)

6.1 啟動(dòng)模式配置

板卡支持三種啟動(dòng)模式。這三種啟動(dòng)模式分別是 JTAG 調(diào)試模式,QSPI FLASH 和 SD 卡啟動(dòng)模式。ZYNQ 芯片上電后會(huì)檢測(cè)響應(yīng) MIO 口的電平來(lái)決定那種啟動(dòng)模式。用戶(hù)可以通過(guò)核心板上的跳線(xiàn)來(lái)選擇不同的啟動(dòng)模式 。

ZYNQ7000 完整的啟動(dòng)模式MIO配置如下表 （節(jié)選自UG585）：

6.2 QSPI FLASH

開(kāi)發(fā)板配有一片 256Mbit 大小的 Quad-SPI FLASH 芯片，型號(hào)為 N25Q128A13ESE40F ，它使用3.3V CMOS 電壓標(biāo)準(zhǔn)。由于 QSPI FLASH 的非易失特性，在使用中， 它可以作為系統(tǒng)的啟動(dòng)設(shè)備來(lái)存儲(chǔ)系統(tǒng)的啟動(dòng)鏡像。這些鏡像主要包括 FPGA 的 bit 文件、ARM 的應(yīng)用程序代碼以及其它的用戶(hù)數(shù)據(jù)文件。

SPI FLASH 連接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上，在系統(tǒng)設(shè)計(jì)中需要配置這些 PS 端的 GPIO 口功能為 QSPI FLASH 接口。

配置芯片引腳分配：

6.3 EMMC

板配有一片大容量的 8GB 大小的 eMMC FLASH 芯片，型號(hào)為MTFC8GAKAJCN-4M，它支持 JEDEC e-MMC V5.0 標(biāo)準(zhǔn)的 HS-MMC 接口，電平支持 1.8V或者 3.3V。eMMC FLASH 和 ZYNQ 連接的數(shù)據(jù)寬度為 4bit。

由于 eMMC FLASH 的大容量和非易失特性，在 ZYNQ 系統(tǒng)使用中，它可以作為系統(tǒng)大容量的存儲(chǔ)設(shè)備，比如存儲(chǔ) ARM 的應(yīng)用程序、系統(tǒng)文件以及其它的用戶(hù)數(shù)據(jù)文件。

EMMC 連接到了 ZYNQ 的 PS 端接口，接口采用 SD 模式。EMMC 具備體積小，容量大，使用方便，速度快等優(yōu)點(diǎn)，數(shù)據(jù)時(shí)鐘可以達(dá)到 50MHZ。由于直接焊接在板上，因此可以在震動(dòng)或者環(huán)境相對(duì)惡劣的場(chǎng)合使用。

eMMC FLASH 連接到 ZYNQ 的 PS 部分 BANK500 的 GPIO 口上，在系統(tǒng)設(shè)計(jì)中需要配置這些 PS 端的 GPIO 口功能為 EMMC 接口。

EMMC 的電路設(shè)計(jì)如下：

EMMC 的參數(shù)如下:

芯片類(lèi)型:MTFC8GAKAJCN-4M

容量:8G Byte

廠(chǎng)家:Micron

EMMC芯片引腳分配：

6.4 以太網(wǎng)

板卡設(shè)計(jì)有一路10/100M/1000M以太網(wǎng)RJ45接口, 可用于和電腦或其它網(wǎng)絡(luò)設(shè)備進(jìn)行以太網(wǎng)數(shù)據(jù)交換;

板上通過(guò) Realtek RTL8211E-VL 以太網(wǎng) PHY 芯片用戶(hù)提供網(wǎng)絡(luò)通信服務(wù) ，RTL8211E是Realtek瑞昱推出的一款高集成的網(wǎng)絡(luò)接收PHY芯片，它符合10Base-T，100Base-TX和1000Base-T IEEE802.3標(biāo)準(zhǔn)，該芯片在網(wǎng)絡(luò)通信中屬于物理層，用于MAC與PHY之間的數(shù)據(jù)通信。目前有RTL8211E-VB-CG、RTL8211E-VL-CG、RTL8211EG-VB-CG等三個(gè)版本。

以太網(wǎng) PHY 芯片是連接到 ZYNQ 的 PS 端 BANK501 的 GPIO 接口上。RTL8211E-VL 芯片支持 10/100/1000 Mbps 網(wǎng)絡(luò)傳輸速率，通過(guò) RGMII 接口跟 Zynq7000 PS 系統(tǒng)的 MAC 層進(jìn)行數(shù)據(jù)通信。RTL8211E-VL 支持ＭDI/MDX 自適應(yīng)，各種速度自適應(yīng)，Master/Slave 自適應(yīng)，支持 MDIO 總線(xiàn)進(jìn)行 PHY 的寄存器管理。

RTL8211E的電路設(shè)計(jì)如下：

RTL8211E-VL 上電會(huì)檢測(cè)一些特定的 IO 的電平狀態(tài)，從而確定自己的工作模式。配置電路以及配置項(xiàng)如下圖所示：

當(dāng)網(wǎng)絡(luò)連接到千兆以太網(wǎng)時(shí)，F(xiàn)PGA 和 PHY 芯片 RTL8211E-VL 的數(shù)據(jù)傳輸時(shí)通過(guò) RGMII總線(xiàn)通信，傳輸時(shí)鐘為 125Mhz，數(shù)據(jù)在時(shí)鐘的上升沿和下降樣采樣。

當(dāng)網(wǎng)絡(luò)連接到百兆以太網(wǎng)時(shí)，F(xiàn)PGA 和 PHY 芯片 RTL8211E-VL 的數(shù)據(jù)傳輸時(shí)通過(guò) RMII總線(xiàn)通信，傳輸時(shí)鐘為 25Mhz。數(shù)據(jù)在時(shí)鐘的上升沿和下降樣采樣。

以太網(wǎng)引腳分配如下：

6.5 DDR

板上配有兩個(gè)的4Gbit（512MB）的DDR3芯片(共計(jì)8Gbit),型號(hào)為 MT41K256M16TW-107IT 。DDR的總線(xiàn)寬度共為32bit。該DDR3存儲(chǔ)系統(tǒng)直接連接到了ZYNQ處理系統(tǒng)（PS）的BANK 502的存儲(chǔ)器接口上。

DDR3 的硬件設(shè)計(jì)需要嚴(yán)格考慮信號(hào)完整性，在電路設(shè)計(jì)和 PCB 設(shè)計(jì)的時(shí)候已經(jīng)充分考慮了匹配電阻/終端電阻,走線(xiàn)阻抗控制，走線(xiàn)等長(zhǎng)控制， 保證 DDR3 的高速穩(wěn)定的工作。

DDR的電路設(shè)計(jì)如下圖 ：

6.6 SD 卡

板包含了一個(gè)Micro型的SD卡接口，以提供用戶(hù)訪(fǎng)問(wèn)SD卡存儲(chǔ)器，用于存儲(chǔ)ZYNQ芯片的BOOT程序，Linux操作系統(tǒng)內(nèi)核, 文件系統(tǒng)以及其它的用戶(hù)數(shù)據(jù)文件。SDIO信號(hào)與ZYNQ的PS BANK501的IO信號(hào)相連，因?yàn)樵揃ANK的VCCMIO設(shè)置為1.8V，但SD卡的數(shù)據(jù)電平為3.3V, 我們這里通過(guò) MAX13035EETE+ 電平轉(zhuǎn)換器來(lái)連接。

SD卡的電路設(shè)計(jì)如下：

SD 卡槽引腳分配

6.7 USB

板卡使用的USB2.0收發(fā)器是一個(gè)1.8V的，高速的支持ULPI標(biāo)準(zhǔn)接口的USB3320C-EZK。ZYNQ的USB總線(xiàn)接口和USB3320C-EZK收發(fā)器相連接，實(shí)現(xiàn)高速的USB2.0 Host模式和Slave模式的數(shù)據(jù)通信。USB3320C的USB的數(shù)據(jù)和控制信號(hào)連接到ZYNQ芯片PS端的BANK501的IO口上 。

USB2.0 引腳分配 ：

7，PL端外設(shè)

7.1 用戶(hù)LED

板卡設(shè)計(jì)有4 個(gè)用戶(hù)發(fā)光二極管 LED，包括2個(gè)單色LED和2個(gè)RBG LED ，均連接在PL端進(jìn)行控制 ;

LED通過(guò) TXS0108 電平轉(zhuǎn)換芯片連接到FPGA的引腳 ， FPGA一側(cè)的的IO電壓為1.8V。當(dāng)FPGA的IO電平為低時(shí)，LED點(diǎn)亮。

LED燈的電路設(shè)計(jì)如下 ;

LED的 引腳分配 ：

7.2 按鍵

板卡設(shè)計(jì)有 2 個(gè) PL 控制按鍵 ,連接在PL端 , FPGA一側(cè)的的IO電壓為1.8V ，當(dāng)按鍵按下時(shí)，F(xiàn)PGA側(cè)檢測(cè)到高電平，按鍵松開(kāi)時(shí)，檢測(cè)到低電平。按鍵的電路設(shè)計(jì)如下：

按鍵的引腳分配如下：

7.3 編碼開(kāi)關(guān)

板卡設(shè)計(jì)有4個(gè)微型撥碼開(kāi)關(guān)，連接在PL端，F(xiàn)PGA一側(cè)的的IO電壓為1.8V 。

編碼開(kāi)關(guān)的引腳分配如下：

7.4 調(diào)試串口

調(diào)試串口設(shè)計(jì)在PL端，連接到FT2232芯片的串口收發(fā)引腳上，IO電平為3.3V。

7.5 EEPROM

板卡設(shè)計(jì)有一片 IIC 接口的 EEPROM ，型號(hào)為 M24C08-WDW6TP ， 容量為 1Kbytes;

7.6 風(fēng)扇控制

板卡設(shè)計(jì)有一路風(fēng)扇控制接口，12V供電，支持PWM風(fēng)扇調(diào)速 。風(fēng)扇的控制由 ZYNQ 芯片來(lái)控制，控制管腳連接到 FPGA的 IO ，如果 IO 電平輸出為高，MOSFET 管導(dǎo)通，風(fēng)扇工作，如果 IO 電平輸出為低，風(fēng)扇停止。板上的風(fēng)扇設(shè)計(jì)圖如下圖 所示:

7.7 OLED接口

板卡設(shè)計(jì)有OLCD屏幕接口，采用IIC接口，支持簡(jiǎn)單內(nèi)容的顯示。采用4PIN 2.54間距的單排排針，包括3.3V供電，地，SDA，SCL信號(hào) 。

7.8 溫度傳感器

板卡設(shè)計(jì)有一片IIC接口的溫度傳感器芯片，可用于檢測(cè)環(huán)境溫度。

7.9 HDMI

板卡設(shè)計(jì)有一路 HDMI 圖像視頻輸出接口, 能實(shí)現(xiàn) 1080P 的視頻圖像傳輸；開(kāi)發(fā)板上通過(guò) FPGA 的差分 IO直接連接到 HDMI 接口的差分信號(hào)和時(shí)鐘，在 FPGA 內(nèi)部實(shí)現(xiàn) HMDI 信號(hào)的差分轉(zhuǎn)并行再進(jìn)行編解碼，實(shí)現(xiàn) DMI 數(shù)字視頻輸入和輸出的傳輸解決方案，最高支持 1080P@60Hz 的輸入和輸出的功能。

板卡上采用 TPD12S016RKTR 芯片作為HDMI的接口防護(hù)芯片 。TPD12S016 是一款單芯片高清多媒體接口 (HDMI) 器件，具有自動(dòng)方向感應(yīng) I2C 電壓電平轉(zhuǎn)換緩沖器、負(fù)載開(kāi)關(guān)和集成式低電容高速靜電放電 (ESD) 瞬態(tài)電壓抑制 (TVS) 保護(hù)二極管。通過(guò) 55mA 限流 5V 輸出 (5V_OUT) 為 HDMI 電力線(xiàn)供電。5V_OUT 和熱插拔檢測(cè) (HPD) 電路的控制與 LS_OE 控制信號(hào)無(wú)關(guān)，其通過(guò) CT_HPD 引腳進(jìn)行控制，使得在啟用 HDMI 鏈路前即可激活檢測(cè)方案（5V_OUT 和 HPD）。SDA、SCL 和 CEC 線(xiàn)路上拉到 A 側(cè)的 VCCA。在 B 側(cè)，CEC_B 引腳上拉到內(nèi)部 3.3V 電源軌，SCL_B 和 SDA_B 均上拉到 5V 電源軌 (5V_OUT)。SCL 和 SDA 引腳滿(mǎn)足 I2C 規(guī)范，可驅(qū)動(dòng)高達(dá) 750pF 電容負(fù)載，超出了 HDMI 1.4 規(guī)范。HPD_B 端口配有毛刺脈沖濾波器，可在插入 HDMI 連接器時(shí)避免由插座跳起引起的錯(cuò)誤檢測(cè)。TPD12S016 的 5V_OUT 引腳具有反向電流阻斷功能。系統(tǒng)斷電時(shí)，SCL_B、SDA_B 和 CEC_B 引腳也具有反向電流阻斷功能。

HDMI接口的引腳定義如下 ：

7.10 RGB_LCD

板卡設(shè)計(jì)有LCD屏幕接口，采用RGB888時(shí)序接口，支持顯示屏幕以及觸摸功能 。采用FPC連接器和屏幕相連接，F(xiàn)PC引腳定義兼容正點(diǎn)原子的LCD RGB屏幕接口，用戶(hù)可自行購(gòu)買(mǎi)正點(diǎn)原子的RGB LCD顯示屏幕進(jìn)行開(kāi)發(fā)調(diào)試 。

RGB_LCD接口的引腳定義如下 ：

7.11 擴(kuò)展口

擴(kuò)展口 J2 和J30J均為 40 管腳的 2.54mm 的雙排連接器，為用戶(hù)擴(kuò)展更多的外設(shè)和接口，擴(kuò)展口上包含 5V 電源 1 路，3.3V 電源 2 路，地 3 路，IO 口 34 路。IO 口的信號(hào)連接到 ZYNQ PL 的 BANK13 和 BANK34 上，電平為 3.3V。

切勿直接跟 5V 設(shè)備直接連接，以免燒壞 FPGA。如果要接 5V 設(shè)備，需要接電平轉(zhuǎn)換芯片。

在擴(kuò)展口和 FPGA 連接之間串聯(lián)了 ESD （Electro-Static discharge ， 靜電放電） 防護(hù)芯片 ，用于保護(hù) FPGA 以免外界電壓或電流過(guò)高造成損壞。

PCB 設(shè)計(jì)上 P 和 N 的走線(xiàn)使用差分走線(xiàn)，控制差分阻抗為 100 歐姆。擴(kuò)展口(J2 J3)，ESD的電路如圖 下所示：

J2 擴(kuò)展口原理圖

J3 擴(kuò)展口原理圖

ESD防護(hù)芯片原理圖（部分）

ESD防護(hù)芯片具有靜電和浪涌保護(hù)功能，選用型號(hào)為：RCLAMP0524P ， 具體的參數(shù)如下。

J2擴(kuò)展口引腳分配

J3擴(kuò)展口引腳分配

8，其他資源

8.1 供電以及狀態(tài)燈

板卡設(shè)計(jì)有2 個(gè)FPGA狀態(tài)指示燈 ，連接到FPGA的DONE和INIT引腳上，用于標(biāo)識(shí)FPGA配置完成以及初始化狀態(tài)。

板卡設(shè)計(jì)有3個(gè)電源狀態(tài)指示燈，分別用于標(biāo)識(shí)電源輸入有效，調(diào)試口輸入有效，以及電源模式輸出有效。

8.2 對(duì)外接口

板卡對(duì)外接口列表如下：