芯片制造中的鈍化層工藝簡(jiǎn)述

集成電路的可靠性與內(nèi)部半導(dǎo)體器件表面的性質(zhì)有密切的關(guān)系，目前大部分的集成電路采用塑料封裝而非陶瓷封裝，而塑料并不能很好地阻擋濕氣和可移動(dòng)離子。為了避免外界環(huán)境的雜質(zhì)擴(kuò)散進(jìn)入集成電路內(nèi)部對(duì)器件產(chǎn)生影響，必須在芯片制造的過程中淀積一層表面鈍化保護(hù)膜。

由于Si3N4可以有效地阻擋水汽和可移動(dòng)離子的擴(kuò)散，制程工藝的最頂層是Si3N4，這層Si3N4稱為鈍化層，它的目的是保護(hù)芯片免受潮、劃傷和粘污的影響。Si3N4是一種很好的絕緣介質(zhì)，其結(jié)構(gòu)致密、硬度大、介電強(qiáng)度高、化學(xué)穩(wěn)定性好。Si3N4除了與HF和180°C以上的熱磷酸有輕微作用外，幾乎不與其他酸類反應(yīng)。Si3N4對(duì)鈉離子有很好的掩蔽作用，由于鈉離子在 Si3N4中的固溶度大于在Si 和SiO2中的固溶度，所以它還有固定、提取鈉離子的作用。

鈉位于元素周期表中的I A 欄，最外層只有一個(gè)電子，鈉很容易失去電子變成離子。鈉離子非常小而且可以移動(dòng)，鈉離子很容易被 MOSFET柵氧化層的界面俘獲，從而影響器件的電學(xué)特性。

1）淀積 PSG。通過HDP CVD 淀積第一層約8000A含磷的SiO2保護(hù)層。因?yàn)镠DP CVD的特點(diǎn)是低溫，它的臺(tái)階覆蓋率非常好。該層SiO2保護(hù)層可以防止水汽滲透進(jìn)來，加磷的主要目的是吸附雜質(zhì)。

2） 淀積Si3N4。通過 PECVD淀積一層約12000A的Si3N4。利用硅烷（SiH4）、N2和NH3在400°C的溫度下發(fā)生化學(xué)反應(yīng)形成Si3N4淀積。Si3N4的硬度高和致密性好，它可以防止機(jī)械劃傷的同時(shí)也防止水汽、鈉金屬離子滲人。圖4-137所示為淀積Si3N4的剖面圖。

3） PAD 窗口光刻處理。通過微影技術(shù)將PAD窗口掩膜版上的圖形轉(zhuǎn)移到晶圓上，形成 PAD窗口光刻膠圖案，非PAD窗口區(qū)域上保留光刻膠。TM 作為PAD窗口光刻曝光對(duì)準(zhǔn)。圖4-138所示為電路的版圖，與圖4-131比較，它多一層PAD，工藝的剖面圖是沿AA'方向。圖4-139所示 PAD窗口光刻的剖面圖。圖4-140所示力 PAD 窗口顯影的剖面圖。

4）量測(cè)PAD窗口的套刻，收集曝光之后的PAD 窗口光刻與TM 的套刻數(shù)據(jù)。

5）檢查顯影后曝光的圖形。

6）PAD窗口刻蝕。利用干法刻蝕將沒有被光刻膠覆蓋的區(qū)域的鈍化層去除，形成綁定的窗口，作為頂層金屬接受測(cè)試的連接窗口，或者是封裝線的連接窗口。保留有光刻膠區(qū)域的鈍化層。刻蝕的氣體是CHF3和CF4。刻蝕最終停在TiN上防止損傷頂層金屬。終點(diǎn)偵查器會(huì)偵查到刻蝕氧化物的副產(chǎn)物銳減。圖4-141所示為鈍化層刻蝕的剖面圖。

7）去除光刻膠。除了前面提到的干法刻蝕利用氧氣形成等離子漿分解大部分光刻膠，還要通過濕法刻蝕利用有機(jī)溶劑進(jìn)行清洗。圖4-142 所示為去除光刻膠的剖面圖。

8）退火和合金化。通過高溫爐管，在400°C左右的高溫環(huán)境中，通入H2和N2使金屬再結(jié)晶，改善鈍化層的結(jié)構(gòu)使鈍化層更致密，釋放干法刻蝕殘留的電子和釋放金屬的應(yīng)力。

9）WAT測(cè)試。通過測(cè)試程序測(cè)試每片圓片上、下、左、右和中間五點(diǎn)的PCM的電性參數(shù)數(shù)據(jù)。檢查它們是否符合產(chǎn)品規(guī)格，如果不符合規(guī)格，不能出貨給客戶。通過收集這些數(shù)據(jù)可以監(jiān)控生產(chǎn)線上的情況。

10）出廠檢查。FAB生產(chǎn)出廠的最后檢查，生產(chǎn)人員通過顯微鏡的隨機(jī)檢查，是否有劃傷。