0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CP測(cè)試與FT測(cè)試的區(qū)別

漢通達(dá) ? 2024-11-02 08:03 ? 次閱讀

集成電路IC)制造與測(cè)試過(guò)程中,CP(Chip Probing,晶圓探針測(cè)試)和FT(Final Test,最終測(cè)試)是兩個(gè)重要的環(huán)節(jié),它們承擔(dān)了不同的任務(wù),使用不同的設(shè)備和方法,但都是為了保證產(chǎn)品的質(zhì)量與可靠性。

1. CP測(cè)試與FT測(cè)試的基礎(chǔ)概念

要理解CP和FT的區(qū)別,我們可以將整個(gè)芯片制造和測(cè)試過(guò)程比喻成“篩選和包裝水果”的過(guò)程。

CP測(cè)試:相當(dāng)于在水果采摘(晶圓制造)之后,在采摘場(chǎng)對(duì)每個(gè)單獨(dú)的水果進(jìn)行檢測(cè)。目的是先挑出壞的、不合格的水果(壞的Die),避免這些水果被送入下一步的包裝環(huán)節(jié)。這一步可以減少包裝與運(yùn)輸(封裝)的成本,同時(shí)確保進(jìn)入后續(xù)步驟的水果(Die)都是較為優(yōu)質(zhì)的。

FT測(cè)試:類似于對(duì)包裝好的水果盒進(jìn)行檢測(cè)。在包裝之后,確保每個(gè)盒子里的水果(芯片)沒(méi)有在運(yùn)輸(封裝)過(guò)程中變壞,最終保證顧客收到的是合格的商品。這是對(duì)最終產(chǎn)品的質(zhì)量進(jìn)行嚴(yán)格把控的一個(gè)重要環(huán)節(jié)。

2. CP與FT的具體流程及測(cè)試項(xiàng)目

CP測(cè)試:晶圓級(jí)測(cè)試

CP測(cè)試發(fā)生在晶圓制造工藝的最后階段,是在晶圓層面進(jìn)行的測(cè)試。在這一步,探針(Probe)接觸到晶圓上每個(gè)裸露的芯片(Die),通過(guò)電信號(hào)來(lái)測(cè)試其功能和基本參數(shù)。

目的:在CP階段,工程師希望通過(guò)測(cè)試剔除不合格的Die,以減少后續(xù)封裝不必要的成本。CP可以幫助判斷晶圓制造工藝的良率,也能用于檢測(cè)工藝中的問(wèn)題,確保良品進(jìn)入封裝環(huán)節(jié)。

測(cè)試項(xiàng)目:CP測(cè)試一般包括一些基礎(chǔ)的電氣參數(shù),比如閾值電壓(Vt)、導(dǎo)通電阻(Rdson)、漏電流(Idss)、擊穿電壓(BVdss)等。這些都是半導(dǎo)體器件的基礎(chǔ)參數(shù),因?yàn)榇藭r(shí)沒(méi)有進(jìn)行封裝,設(shè)備限制了測(cè)試電壓和功率,所以一些高功率測(cè)試項(xiàng)無(wú)法在CP階段進(jìn)行。

比喻:可以將CP測(cè)試比作水果的初步篩選。例如,檢測(cè)每個(gè)水果的顏色、大小、是否有明顯的外觀損壞。雖然無(wú)法檢測(cè)水果的內(nèi)部質(zhì)量(類似于高電流或高溫測(cè)試),但可以通過(guò)表面特征來(lái)判斷哪些水果需要被剔除。

FT測(cè)試:封裝后的最終測(cè)試

FT測(cè)試發(fā)生在芯片被封裝成最終產(chǎn)品后。這時(shí)芯片已經(jīng)通過(guò)封裝工藝,外殼保護(hù)了芯片的內(nèi)部電路,因此需要使用不同的測(cè)試設(shè)備來(lái)完成。

目的:FT測(cè)試的目標(biāo)是確保封裝后的芯片能在實(shí)際應(yīng)用環(huán)境中正常工作,排除封裝過(guò)程帶來(lái)的潛在缺陷,同時(shí)確認(rèn)芯片的功能性和可靠性。在一些情況下,F(xiàn)T測(cè)試還會(huì)進(jìn)行環(huán)境測(cè)試,如高溫、低溫和正常溫度下的性能驗(yàn)證(即三溫測(cè)試)。

測(cè)試項(xiàng)目:FT測(cè)試的項(xiàng)目包括功能測(cè)試、電氣特性測(cè)試以及一些特殊的耐久性測(cè)試。例如,高電流測(cè)試、待機(jī)測(cè)試、功耗測(cè)試等項(xiàng)目都需要在封裝后的FT階段進(jìn)行,因?yàn)榇藭r(shí)的芯片更接近實(shí)際應(yīng)用場(chǎng)景,測(cè)試設(shè)備也能承受更大的電流和電壓。

比喻:FT測(cè)試相當(dāng)于將包裝好的水果盒在不同的溫度下儲(chǔ)存一段時(shí)間,查看水果是否變質(zhì),確保每個(gè)盒子里的水果都可以送達(dá)客戶手中并保持新鮮。在這一階段,檢測(cè)的重點(diǎn)是整體包裝的質(zhì)量以及在不同條件下的穩(wěn)定性。

3. 為什么有些公司省略CP測(cè)試?

在了解了CP和FT的區(qū)別后,許多人會(huì)問(wèn):既然CP測(cè)試可以剔除不合格的Die,為什么有些公司選擇省略這一步呢?

成本考慮:在一些工藝較為成熟、良率較高的情況下,晶圓制造中的缺陷率已經(jīng)很低,進(jìn)行CP測(cè)試可能會(huì)被認(rèn)為是不必要的開支。因此,有些公司選擇只進(jìn)行FT測(cè)試,尤其是當(dāng)封裝和測(cè)試的良率較高時(shí),直接省略CP可以節(jié)省制造成本。

風(fēng)險(xiǎn)與收益:不過(guò)省略CP測(cè)試也帶來(lái)了風(fēng)險(xiǎn)。例如,如果封裝成本較高,封裝壞Die會(huì)大幅度增加成本。因此,許多公司在封裝之前仍會(huì)進(jìn)行CP測(cè)試,特別是在高成本的產(chǎn)品中,這樣可以確保最大限度地減少損失。

4. CP與FT的測(cè)試難點(diǎn)及挑戰(zhàn)

CP測(cè)試的難點(diǎn)

探針卡的制作:在CP測(cè)試中,探針卡的設(shè)計(jì)和制作是一個(gè)重要的技術(shù)挑戰(zhàn)。探針卡需要與晶圓上的每個(gè)Die精確對(duì)接,同時(shí)要保證測(cè)試的速度和精度。如果探針卡設(shè)計(jì)不當(dāng),會(huì)導(dǎo)致測(cè)試的干擾問(wèn)題,甚至?xí)p壞晶圓上的Die。

并行測(cè)試的干擾:在進(jìn)行CP測(cè)試時(shí),往往會(huì)采用并行測(cè)試技術(shù),即一次測(cè)試多個(gè)Die。這種并行測(cè)試雖然可以提高測(cè)試效率,但容易引起信號(hào)干擾,影響測(cè)試結(jié)果的準(zhǔn)確性。

大電流測(cè)試的限制:由于探針的電流限制,CP測(cè)試無(wú)法進(jìn)行大電流測(cè)試(例如功率MOSFET的測(cè)試)。這部分只能留到FT測(cè)試中進(jìn)行。

FT測(cè)試的難點(diǎn)

多溫度測(cè)試FT測(cè)試中的三溫測(cè)試需要在不同溫度下對(duì)芯片進(jìn)行功能性測(cè)試,模擬芯片在不同環(huán)境中的工作狀態(tài)。這種測(cè)試不僅復(fù)雜,而且對(duì)測(cè)試設(shè)備的要求較高,增加了測(cè)試的難度和成本。

高功率測(cè)試:FT測(cè)試需要對(duì)芯片進(jìn)行高功率測(cè)試,測(cè)試設(shè)備必須能夠承受更高的電流和電壓,并且保證在嚴(yán)格的條件下芯片能夠正常工作。

5. CP與FT的相互補(bǔ)充關(guān)系

雖然CP和FT是兩個(gè)獨(dú)立的測(cè)試階段,但它們之間存在著緊密的聯(lián)系。CP測(cè)試是FT的前置步驟,負(fù)責(zé)剔除不良Die,降低后續(xù)封裝和FT的成本;而FT測(cè)試則確保了最終成品芯片的質(zhì)量。

互相補(bǔ)充:CP測(cè)試幫助減少封裝不良品的概率,而FT測(cè)試則確保最終產(chǎn)品符合應(yīng)用需求。一些測(cè)試項(xiàng)(如大電流測(cè)試)必須在FT階段進(jìn)行,而有些在CP階段測(cè)試過(guò)的項(xiàng)目則可以在FT中省略,從而提高效率。

特定產(chǎn)品的優(yōu)化:對(duì)于某些產(chǎn)品,例如高良率的邏輯芯片,CP測(cè)試被省略,因?yàn)镕T的良率已經(jīng)足夠高;對(duì)于存儲(chǔ)器芯片memory),CP測(cè)試非常重要它可以通過(guò)MRA計(jì)算出需要修復(fù)的地址,通過(guò)激光修復(fù)工藝提升芯片的良率和可靠性。

6. 總結(jié)

我們可以將CP測(cè)試比作初步篩選水果,而FT測(cè)試則是對(duì)包裝后的水果盒進(jìn)行檢測(cè)。兩者在測(cè)試目標(biāo)、測(cè)試項(xiàng)目和測(cè)試設(shè)備上都有很大的不同。

CP測(cè)試的核心任務(wù)是剔除不合格的Die,減少后續(xù)封裝和FT測(cè)試的成本,同時(shí)監(jiān)控晶圓制造工藝的良率。而FT測(cè)試則主要是對(duì)封裝后的芯片進(jìn)行功能和可靠性測(cè)試,確保最終產(chǎn)品能夠在不同環(huán)境下正常工作。

雖然有些公司選擇跳過(guò)CP測(cè)試以節(jié)省成本,但這并不適用于所有產(chǎn)品。對(duì)于高成本和高可靠性的產(chǎn)品,CP測(cè)試仍然是不可或缺的一步。最終,CP和FT測(cè)試共同確保了集成電路產(chǎn)品的質(zhì)量和性能,二者缺一不可。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5374

    文章

    11293

    瀏覽量

    360243
  • 測(cè)試
    +關(guān)注

    關(guān)注

    8

    文章

    5088

    瀏覽量

    126313
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4809

    瀏覽量

    127653
  • 芯片制造
    +關(guān)注

    關(guān)注

    9

    文章

    607

    瀏覽量

    28748
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    芯片測(cè)試有哪些 芯片測(cè)試介紹

    本文就芯片測(cè)試做一個(gè)詳細(xì)介紹。芯片的測(cè)試大致可以分成兩大部分。CP(chipprobering)和FT(finaltest)。某些芯片還會(huì)進(jìn)行SLT(systemlevetest)。還
    的頭像 發(fā)表于 07-26 14:30 ?2006次閱讀
    芯片<b class='flag-5'>測(cè)試</b>有哪些 芯片<b class='flag-5'>測(cè)試</b>介紹

    芯片FT測(cè)試是什么?

    是packaged chip level或device level的final test,主要是對(duì)CP測(cè)試通過(guò)后的IC或Device的電路在應(yīng)用方面的功能進(jìn)行測(cè)試,CP
    發(fā)表于 08-01 15:34

    如何區(qū)分CP測(cè)試FT測(cè)試

    CP最大的目的就是確保在芯片封裝前,盡可能地把壞的芯片篩選出來(lái)以節(jié)約封裝費(fèi)用。所以基于這個(gè)認(rèn)識(shí),在CP測(cè)試階段,盡可能只選擇那些對(duì)良率影響較大的測(cè)試項(xiàng)目,一些
    發(fā)表于 10-27 15:17 ?6.6w次閱讀

    芯片需要做哪些測(cè)試呢?芯片測(cè)試方式介紹

    測(cè)試方法:板級(jí)測(cè)試、晶圓CP測(cè)試、封裝后成品FT測(cè)試、系統(tǒng)級(jí)SLT
    的頭像 發(fā)表于 12-29 14:47 ?3.3w次閱讀

    芯片中的CP測(cè)試是什么

    芯片中的CP一般指的是CP測(cè)試,也就是晶圓測(cè)試(Chip Probing)。
    的頭像 發(fā)表于 07-12 17:00 ?1.7w次閱讀
    芯片中的<b class='flag-5'>CP</b><b class='flag-5'>測(cè)試</b>是什么

    芯片CP測(cè)試的詳細(xì)流程

    昨天我們了解到芯片的CP測(cè)試是什么,以及相關(guān)的測(cè)試內(nèi)容和方法,那我們今天趁熱打鐵,來(lái)了解一下CP測(cè)試的流程。
    的頭像 發(fā)表于 07-13 17:49 ?9078次閱讀

    如何區(qū)分芯片CP測(cè)試FT測(cè)試

    從工序角度上看,似乎非常容易區(qū)分cp測(cè)試ft測(cè)試,沒(méi)有必要再做區(qū)分,而且有人會(huì)問(wèn),封裝前已經(jīng)做過(guò)測(cè)試把壞的芯片篩選出來(lái)了,封裝后為什么還要
    的頭像 發(fā)表于 08-09 17:29 ?6523次閱讀

    季豐嘉善車規(guī)芯片量產(chǎn)測(cè)試線能力介紹——三溫CP、三溫FT、Burn-in、三溫SLT

    級(jí)專線測(cè)試服務(wù),以期滿足客戶對(duì)于芯片功能、性能、品質(zhì)等多方面的要求。專注于三溫CP,三溫FT,三溫SLT以及量產(chǎn)老化測(cè)試領(lǐng)域,旨在全面提升芯片測(cè)試
    的頭像 發(fā)表于 03-21 14:32 ?1.2w次閱讀

    芯片中的CP測(cè)試是什么?

    芯片中的CP測(cè)試是什么?讓凱智通小編來(lái)為您解答~ ★芯片中的CP一般指的是CP測(cè)試,也就是晶圓測(cè)試
    的頭像 發(fā)表于 06-10 15:51 ?5102次閱讀
    芯片中的<b class='flag-5'>CP</b><b class='flag-5'>測(cè)試</b>是什么?

    CP測(cè)試實(shí)例

    本期我們理論聯(lián)系實(shí)際,把芯片CP測(cè)試真正的動(dòng)手操作起來(lái)?;靖拍罱榻B1什么是CP測(cè)試CP(ChipProbing)指的是晶圓
    的頭像 發(fā)表于 04-02 11:23 ?2345次閱讀
    <b class='flag-5'>CP</b><b class='flag-5'>測(cè)試</b>實(shí)例

    芯片的CP測(cè)試&amp;FT測(cè)試相關(guān)術(shù)語(yǔ)

    對(duì)于測(cè)試項(xiàng)來(lái)說(shuō),有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試,在FT時(shí)就不用再次進(jìn)行測(cè)試了,節(jié)省了
    發(fā)表于 11-01 10:32 ?3590次閱讀
    芯片的<b class='flag-5'>CP</b><b class='flag-5'>測(cè)試</b>&amp;<b class='flag-5'>FT</b><b class='flag-5'>測(cè)試</b>相關(guān)術(shù)語(yǔ)

    半導(dǎo)體測(cè)試概述

    傳統(tǒng)意義的半導(dǎo)體測(cè)試指基于ATE機(jī)臺(tái)的產(chǎn)品測(cè)試,分為wafer level的CP測(cè)試(chip probing)或FE測(cè)試(FrontEnd
    的頭像 發(fā)表于 11-06 15:33 ?6370次閱讀
    半導(dǎo)體<b class='flag-5'>測(cè)試</b>概述

    芯片的幾個(gè)重要測(cè)試環(huán)節(jié)-CP、FT、WAT

    半導(dǎo)體生產(chǎn)流程由晶圓制造,晶圓測(cè)試,芯片封裝和封裝后測(cè)試組成。而測(cè)試環(huán)節(jié)主要集中在CP(chip probing)、FT(Final Tes
    的頭像 發(fā)表于 12-01 09:39 ?6053次閱讀
    芯片的幾個(gè)重要<b class='flag-5'>測(cè)試</b>環(huán)節(jié)-<b class='flag-5'>CP</b>、<b class='flag-5'>FT</b>、WAT

    CP,FT,WAT都是與芯片的測(cè)試有關(guān),他們有什么區(qū)別呢?如何區(qū)分?

    CP是把壞的Die挑出來(lái),可以減少封裝和測(cè)試的成本。
    的頭像 發(fā)表于 05-09 11:43 ?2470次閱讀

    芯片測(cè)試術(shù)語(yǔ)介紹及其區(qū)別

    在芯片制造過(guò)程中,測(cè)試是非常重要的一環(huán),它確保了芯片的性能和質(zhì)量。芯片測(cè)試涉及到許多專業(yè)術(shù)語(yǔ)這其中,CP(Chip Probing),FT(Final Test),WAT(Wafer
    的頭像 發(fā)表于 10-25 15:13 ?155次閱讀