芯和半導(dǎo)體將出席SiP及先進半導(dǎo)體封測技術(shù)論壇

時間：11月7日

地點：深圳國際會展中心（寶安）9號館，封測劇院，9A95

作為電子制造行業(yè)口碑展會，“NEPCON ASIA 亞洲電子生產(chǎn)設(shè)備暨微電子工業(yè)展”將于11月6-8日在深圳國際會展中心（寶安）舉辦。在大會“SiP及先進半導(dǎo)體封測技術(shù)”論壇中，芯和半導(dǎo)體創(chuàng)始人、總裁代文亮博士將于上午發(fā)表題為《高算力Chiplet集成芯片的演進趨勢與設(shè)計挑戰(zhàn)》的主題演講，并領(lǐng)銜下午的產(chǎn)業(yè)對話環(huán)節(jié)。

活動簡介

據(jù)美國半導(dǎo)體行業(yè)協(xié)會(SIA)最新報告顯示，2024年8月全球半導(dǎo)體銷售額達到531億美元，同比增長20.6%，環(huán)比增長3.5%。這一數(shù)據(jù)已連續(xù)5個月實現(xiàn)增長，并在8月份創(chuàng)下歷史新高。

本屆論壇以SiP及先進半導(dǎo)體封測技術(shù)為主題，深入探討SiP封裝技術(shù)的新趨勢、面臨的挑戰(zhàn)以及未來的發(fā)展方向，同時聚焦Chiplet等前沿技術(shù)，探討其如何通過先進封裝實現(xiàn)更高性能與靈活性，多角度剖析行業(yè)未來發(fā)展方向，共探半導(dǎo)體制造的未來和痛點難題。

演講簡介：

隨著人工智能對算力需求的爆發(fā)式增長，高性能計算芯片采用Chiplet技術(shù)成為后摩爾時代的行業(yè)共識，有力突破了半導(dǎo)體晶圓先進制程工藝帶來的芯片PPA提升瓶頸。當(dāng)前，Chiplet集成系統(tǒng)Die-to-die互連接口標準“七國八制”，用戶根據(jù)應(yīng)用場景匹配合適接口，基于Chiplet技術(shù)架構(gòu)的高算力芯片已在全球范圍內(nèi)規(guī)模商用，生態(tài)構(gòu)建逐步完善，但進一步提升算力空間依然存在，持續(xù)通過2.5D/3D異質(zhì)異構(gòu)集成、玻璃基代替硅基等方式迭代升級。本次演講將重點分享Chiplet技術(shù)發(fā)展現(xiàn)狀、趨勢與設(shè)計挑戰(zhàn)，以及探討如何加速Chiplet集成系統(tǒng)產(chǎn)品的落地。