0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

中繼補(bǔ)償傳輸信道耗損 Retimer確保訊號(hào)完整性

西西 ? 作者:廠商供稿 ? 2018-08-16 16:05 ? 次閱讀

文.Joseph Juan

USB規(guī)范是USB開發(fā)者論壇(USB IF)維護(hù)的產(chǎn)業(yè)標(biāo)準(zhǔn),規(guī)定了許多個(gè)人計(jì)算機(jī)與外接接口設(shè)備間USB連接事項(xiàng),比如電纜、接頭、連接協(xié)議、通訊以及電源。作為目前最新版本的USB規(guī)范,USB 3.2將數(shù)據(jù)傳輸帶寬大幅提升至10Gbps。USB 3.2 Gen2規(guī)范大幅提升了數(shù)據(jù)編碼效率,提供的速率比USB 3.1 Gen1一代提供的速率(5Gbps)快一倍。

USB Type-C(也作USB-C)支持最新的USB 3.2標(biāo)準(zhǔn)。特性完備的USB-C電纜可支持10Gbps的數(shù)據(jù)吞吐量,是USB 3.2 Gen1標(biāo)準(zhǔn)的兩倍。根據(jù)DisplayPort 1.4標(biāo)準(zhǔn),在每路顯示輸出中該電纜支持四信道,每信道數(shù)據(jù)傳輸率可達(dá)8.1Gbps。DisplayPort則是以數(shù)據(jù)報(bào)的形式通過數(shù)字接口同時(shí)傳輸高分辨率音視頻信號(hào),總帶寬可達(dá)32.4Gbps。高速的數(shù)據(jù)傳輸率和常見的嵌入式時(shí)鐘架構(gòu)的結(jié)合,有助于在差分訊號(hào)對(duì)信道中傳輸海量的數(shù)據(jù)和影音頻號(hào)。

訊號(hào)完整性成高速訊號(hào)傳輸挑戰(zhàn)

高速訊號(hào)在通過電纜或印刷電路板傳輸時(shí),衰減現(xiàn)象很嚴(yán)重,甚至?xí)?dǎo)致訊號(hào)畸變。訊號(hào)通常透過傳輸線路傳輸,長度為10到12英吋的傳輸線路導(dǎo)致的通道插入損耗達(dá)20dB或更高。此外,反射、串?dāng)_、雜波訊號(hào)和散射都會(huì)導(dǎo)致訊號(hào)完整性與眼圖區(qū)間惡化。訊號(hào)傳輸距離增加導(dǎo)致訊號(hào)衰減程度加重且訊號(hào)質(zhì)量下降,進(jìn)而導(dǎo)致數(shù)據(jù)位錯(cuò)誤,無法在遠(yuǎn)程或接收端成功復(fù)原傳輸?shù)挠嵦?hào)。

為避免或減輕這種現(xiàn)象,須為數(shù)據(jù)傳輸率為8.1Gbps以上的串行接口設(shè)置中繼器,以濾除隨機(jī)雜波和系統(tǒng)噪聲,使訊號(hào)符合規(guī)范要求。中繼器通常部署在信道途中,以補(bǔ)償信道損耗。目前有兩種類型的中繼器:Retimer和Redriver。Retimer可對(duì)來自上游信道的訊號(hào)進(jìn)行均衡,使用CDR恢復(fù)時(shí)鐘訊號(hào),并生成數(shù)字應(yīng)激訊號(hào),傳送至下游信道。Redriver可均衡來自上游信道的訊號(hào)并將其傳送至下游通道。它的輸出訊號(hào)在輸入訊號(hào)的連續(xù)驅(qū)動(dòng)下生成。Redriver不包含CDR,也不執(zhí)行復(fù)位時(shí)操作。

桌機(jī)/筆電USB-C與USB-A接口訊號(hào)改善方案

在所有互聯(lián)協(xié)議中,數(shù)據(jù)傳輸速率不斷提高,對(duì)CPU的性能要求更高,進(jìn)而提升整個(gè)信道的數(shù)據(jù)傳輸速率。當(dāng)主流CPU供貨商不斷減小其芯片尺寸以降低功耗、維持性價(jià)比時(shí),這種情形尤其明顯,最終導(dǎo)致保證訊號(hào)符合規(guī)范要求的最大傳輸路徑長度不斷縮短。

英特爾Intel)的CNL和CFL平臺(tái)USB3.1 Gen 2應(yīng)用設(shè)計(jì)指南建議OEM廠商在使用USB-C接頭時(shí),使用基于Retimer的主動(dòng)復(fù)用解決方案;在使用USB Type-A接頭時(shí),使用Retimer方案,以保證訊號(hào)完整性,獲得更好的JTOL區(qū)間。Retimer應(yīng)用必須符合USB 3.2規(guī)范的附錄E,在USB 3.2 Gen2模式下能夠提供23dB的損耗補(bǔ)償。

USB 3.2規(guī)范定義了以下兩種類型的Retimer:

·SRIS Retimer

在SSC無關(guān)參考時(shí)鐘(Separate Reference clock Independent of SSC, SRIS)Retimer應(yīng)用中,傳輸時(shí)鐘訊號(hào)來自本地參考時(shí)鐘,與接收端復(fù)原的時(shí)鐘訊號(hào)無關(guān)。

·BLR

數(shù)據(jù)位Retimer(Bit-Level Retimer, BLR)的應(yīng)用中,傳輸時(shí)鐘訊號(hào)來自接收端復(fù)原的時(shí)鐘訊號(hào)(鏈路訓(xùn)練的某些階段除外)。

圖1 對(duì)桌機(jī)/筆電的USB-C插入損耗進(jìn)行補(bǔ)償設(shè)計(jì)

圖1與圖2為對(duì)桌機(jī)/筆電的USB-C插入損耗進(jìn)行補(bǔ)償?shù)脑O(shè)計(jì)。從圖1和圖2可知,DisplayPort的插入損耗為10.7dB(數(shù)據(jù)傳輸率8.1Gbps);USB-3的插入損耗為12.8dB(數(shù)據(jù)傳輸率10Gbps)。

中繼補(bǔ)償傳輸信道耗損 Retimer確保訊號(hào)完整性

圖2 對(duì)桌機(jī)/筆電的USB-C插入損耗進(jìn)行補(bǔ)償設(shè)計(jì)

硅谷數(shù)模(Analogix)對(duì)此進(jìn)行了一項(xiàng)測試,測試環(huán)境如下:

1. USB主機(jī):Gigabyte GB-BSi5HA- 6200

2. 插入損耗板:15英寸(USB-C -micro-USB, FR-4)

3. Retimer(ANX7440)EVB

4. USB設(shè)備:Sandisk SSD Plus

5. 示波器:DS0Z334A(33GHZ)

圖3為測量位置與測量結(jié)果。安裝了Retimer的系統(tǒng)可望在主機(jī)到設(shè)備之間對(duì)最多23dB的插入損耗進(jìn)行補(bǔ)償(圖4)。Retimer簡化了PCB布線,可以在不犧牲平臺(tái)性能的前提下,確保個(gè)人計(jì)算機(jī)主板和USB/DisplayPort電纜實(shí)現(xiàn)高吞吐量訊號(hào)傳輸。

圖3 USB主機(jī)訊號(hào)測試示例圖

圖4 安裝Retimer的系統(tǒng)對(duì)插入損耗進(jìn)行補(bǔ)償

DisplayPort訊號(hào)改善方案

若要透過主動(dòng)電纜和菊花鏈實(shí)現(xiàn)多個(gè)Retimer之間的無縫互通,須具備功能完備的DisplayPort Retimer,支持鏈路訓(xùn)練可調(diào)PHY中繼器(LTTPR)模式和帶AUX Snooper的透明模式。

USB-A/USB-C訊號(hào)改善方案

使用菊花鏈連接多個(gè)Retimer可以在通用連接系統(tǒng)中實(shí)現(xiàn)多功能的USB-C互聯(lián)。USB-C菊花鏈提高了擴(kuò)展USB-C電纜的訊號(hào)完整性。USB 3.2附錄E可確保以菊花鏈形式連接的多個(gè)Retimer之間的無縫互連,若要滿足此標(biāo)準(zhǔn),須在USB 3路徑部署采用SRIS或BLR架構(gòu)且能夠進(jìn)行23dB損耗補(bǔ)償?shù)腞etimer。USB 3.2規(guī)范附錄E的E.1.2.1.2小節(jié)給出了Retimer連接模型的要求,該規(guī)范支持Pending_HP_Timer_timeout配置下的4-Retimer連接,適用于10-μs USB 3.2主機(jī)和設(shè)備。

4-Retimer連接指10-μs主機(jī)或設(shè)備與另一個(gè)10-μs主機(jī)或設(shè)備的連接。在這種情況下,最多可使用四個(gè)Retimer,圖5顯示了一個(gè)4-Retimer連接,其中包括一個(gè)10-μs主機(jī)和一個(gè)10-μs USB 3.1設(shè)備,它們之間透過一條主動(dòng)電纜連接。而針對(duì)下一代10Gbps筆電與桌機(jī)的Retimer應(yīng)可實(shí)現(xiàn)4-Retimer菊花鏈連接功能,滿足最新的USB 3.2規(guī)范附錄E的要求,以滿足USB 3.2 CTS互通測試要求的前提下,對(duì)USB 3.1 Gen 2 10Gbps訊號(hào)高達(dá)23dB的信道損耗進(jìn)行補(bǔ)償。

中繼補(bǔ)償傳輸信道耗損 Retimer確保訊號(hào)完整性

圖5 10-μs主機(jī)與10-μs設(shè)備間的連接

中繼器不僅用于尺寸較大的PCB電路板和較長的傳輸路徑,還可用于尺寸非常小的平臺(tái),比如智慧手機(jī)。理由如下:

1. CPU芯片組無法為各信道提供足夠的輸出驅(qū)動(dòng)。

2. 部分信道會(huì)經(jīng)過訊號(hào)損耗較大的PCB區(qū)域。

3. 天線附近的電磁干擾限制訊號(hào)的強(qiáng)度。

4. 與接頭相連的電纜會(huì)增加通道長度。

智能型手機(jī)訊號(hào)改善方案

智慧手機(jī)會(huì)連接不同的外接顯示設(shè)備,也會(huì)連接各種配件。如果不使用Retimer,智能手機(jī)內(nèi)部電路板的DisplayPort 1.4接口的損耗將為8到10dB,USB 3.2界面損耗將為10到12dB,這些損耗會(huì)導(dǎo)致智能手機(jī)內(nèi)部電路板性能下降,進(jìn)而使DisplayPort 1.4數(shù)據(jù)傳輸率下降至5.4Gbps以下,使USB 3.2數(shù)據(jù)傳輸率下降至5Gbps以下。所以,應(yīng)用處理器(AP)制造商通常建議將Retimer用于DisplayPort 1.4和USB 3.2的數(shù)據(jù)傳輸。

而針對(duì)下一代智慧手機(jī)設(shè)計(jì)的Retimer必須支持在各種長度的電纜上進(jìn)行DisplayPort 1.4(8.1Gbps)和USB 3.1 Gen2(10Gbps)的高帶寬數(shù)據(jù)傳輸。智能手機(jī)通常采用高速USB-C接口,而下一代應(yīng)用處理器在Retimer的幫助下可在USB-C接頭上實(shí)現(xiàn)極高的數(shù)據(jù)傳輸率,使得智能手機(jī)成為實(shí)現(xiàn)VR應(yīng)用的理想選擇,因?yàn)檫B接頭戴式VR顯示器要求同時(shí)支持DisplayPort和USB 3傳輸,以通過細(xì)長電纜傳輸刷新頻率為90Hz、分辨率為4K×2K的視頻信號(hào)。

智能手機(jī)連接到USB-C接口的監(jiān)視器時(shí)通常使用DisplayPort替代模式,其有兩個(gè)數(shù)據(jù)信道,在60Hz刷新頻率下最高可達(dá)4K分辨率。如果是連接USB-C配件,則通常為DisplayPort到HDMI連接,在60Hz刷新頻率下可實(shí)現(xiàn)4K分辨率和USB 3的數(shù)據(jù)傳輸率。Retimer能夠在上述高數(shù)據(jù)傳輸率情況下確保數(shù)據(jù)完整,并保障主機(jī)到同步設(shè)備間的影像與數(shù)據(jù)傳輸。

電纜訊號(hào)改善方案

為外殼處的接頭部署中繼器或在接頭外殼內(nèi)部署中繼器時(shí),可以使用較細(xì)較長的電纜。主動(dòng)電纜在接頭內(nèi)的PCB上部署了中繼器。目前市場提供用于連接USB、DisplayPort、HDMI、PCI Express、SATASAS等接口的主動(dòng)電纜(圖6)。

圖6 主動(dòng)電纜接頭內(nèi)的PCB上部署中繼器

針對(duì)長電纜情況,Retimer可以在長度為2公尺、5公尺甚至7公尺的主動(dòng)電纜的兩端進(jìn)行訊號(hào)復(fù)原,使得低成本電纜解決方案能夠滿足高速DisplayPort和USB 3.2訊號(hào)傳輸?shù)男阅芎图嫒菪苑矫娴囊蟆?/p>

Retimer供貨商須與主流CPU和AP提供商密切合作,努力確保其訊號(hào)改善產(chǎn)品滿足鏈路訓(xùn)練要求,提供所需的兼容性通道,并共同設(shè)計(jì)模擬模型,以進(jìn)一步改進(jìn)設(shè)計(jì),提高在高速接口使用Retimer的成功率。

(本文作者為Analogix資深營銷經(jīng)理)
本文來源:新通訊20186月號(hào)208期《技術(shù)前瞻》,如有侵權(quán)請(qǐng)聯(lián)系郵箱:jftougao@elecfans.com

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • usb
    usb
    +關(guān)注

    關(guān)注

    60

    文章

    7880

    瀏覽量

    263769
  • 中繼器
    +關(guān)注

    關(guān)注

    3

    文章

    375

    瀏覽量

    28189
  • 完整性
    +關(guān)注

    關(guān)注

    1

    文章

    12

    瀏覽量

    10311
  • Retimer
    +關(guān)注

    關(guān)注

    2

    文章

    9

    瀏覽量

    7301
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則

    確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則信號(hào)完整性(SI)問題解決得越早,設(shè)計(jì)的效率就越高,從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI設(shè)計(jì)規(guī)劃的工具
    發(fā)表于 07-04 07:49 ?2607次閱讀

    信號(hào)完整性與電源完整性的仿真分析與設(shè)計(jì)

    采用的信源及信道編碼技術(shù),如時(shí)鐘擴(kuò)頻、預(yù)加重技術(shù)等可以改善信號(hào)在特定環(huán)境中的傳輸性能。 結(jié)合信號(hào)完整性與電源完整性的定義,對(duì)參考端口的選取需要滿足可測
    發(fā)表于 01-07 11:33

    如何確保PCB設(shè)計(jì)信號(hào)完整性

    常值得注意的問題。本文首先介紹了PCB信號(hào)完整性的問題,其次闡述了PCB信號(hào)完整性的步驟,最后介紹了如何確保PCB設(shè)計(jì)信號(hào)完整性的方法。PCB信號(hào)
    發(fā)表于 07-31 17:12

    有什么辦法可以確保信號(hào)完整性

    信號(hào)完整性(SI)問題解決得越早,設(shè)計(jì)的效率就越高,從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI設(shè)計(jì)規(guī)劃的工具和資源不少,本文主要探索,究竟還有什么辦法可以確保信號(hào)完整性?
    發(fā)表于 08-02 07:52

    信號(hào)完整性與電源完整性的相關(guān)資料分享

    其實(shí)電源完整性可做的事情有很多,今天就來了解了解吧。信號(hào)完整性與電源完整性分析信號(hào)完整性(SI)和電源完整性(PI)是兩種不同但領(lǐng)域相關(guān)的分
    發(fā)表于 11-15 07:37

    詳解信號(hào)完整性與電源完整性

    信號(hào)完整性與電源完整性分析信號(hào)完整性(SI)和電源完整性(PI)是兩種不同但領(lǐng)域相關(guān)的分析,涉及數(shù)字電路正確操作。在信號(hào)完整性中,重點(diǎn)是
    發(fā)表于 11-15 06:31

    確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則

    確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則     信號(hào)完整性(SI)問題解決得越早,設(shè)計(jì)的效率就越高,從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI
    發(fā)表于 03-25 11:44 ?419次閱讀

    確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則

    確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則 信號(hào)完整性 (SI) 問題解決得越早,設(shè)計(jì)的效率就越高,從而可避免在電路板設(shè)計(jì)完成之后才增加端
    發(fā)表于 11-24 13:09 ?531次閱讀

    淺談確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則

    淺談確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則 信號(hào)完整性(SI)問題解決得越早,設(shè)計(jì)的效率就越高,從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI設(shè)計(jì)規(guī)劃的...  
    發(fā)表于 01-16 16:33 ?962次閱讀

    PCB信號(hào)完整性有哪幾步_如何確保PCB設(shè)計(jì)信號(hào)完整性

    本文首先介紹了PCB信號(hào)完整性的問題,其次闡述了PCB信號(hào)完整性的步驟,最后介紹了如何確保PCB設(shè)計(jì)信號(hào)完整性的方法。
    發(fā)表于 05-23 15:08 ?1.1w次閱讀

    如何確保PADS設(shè)計(jì)信號(hào)的完整性

    當(dāng)今設(shè)計(jì)中采用的一些技術(shù),如果處理不當(dāng),可能會(huì)導(dǎo)致嚴(yán)重的信號(hào)完整性問題。借助 PADS ES Suite,您可以通過運(yùn)行布線前分析來確定高速約束、疊層和端接策略。也可以使用布線后信號(hào)完整性分析來驗(yàn)證結(jié)果,以確保設(shè)計(jì)在發(fā)送制造之前
    的頭像 發(fā)表于 05-14 06:25 ?3433次閱讀

    信號(hào)完整性與電源完整性的詳細(xì)分析

    信號(hào)完整性與電源完整性分析信號(hào)完整性(SI)和電源完整性(PI)是兩種不同但領(lǐng)域相關(guān)的分析,涉及數(shù)字電路正確操作。在信號(hào)完整性中,重點(diǎn)是
    發(fā)表于 11-08 12:20 ?64次下載
    信號(hào)<b class='flag-5'>完整性</b>與電源<b class='flag-5'>完整性</b>的詳細(xì)分析

    如何確保PCB設(shè)計(jì)信號(hào)完整性的方法

    本文首先介紹了PCB信號(hào)完整性的問題,其次闡述了PCB信號(hào)完整性的步驟,最后介紹了如何確保PCB設(shè)計(jì)信號(hào)完整性的方法。
    發(fā)表于 12-22 11:53 ?1004次閱讀

    信號(hào)完整性的定義是什么?何為高速差分訊號(hào)傳輸

    信號(hào)完整性分析的目的就是用小的成本,快的時(shí)間使產(chǎn)品達(dá)到波形完整性、時(shí)序完整性、電源完整性的要求;
    的頭像 發(fā)表于 08-16 10:09 ?1472次閱讀
    信號(hào)<b class='flag-5'>完整性</b>的定義是什么?何為高速差分<b class='flag-5'>訊號(hào)</b><b class='flag-5'>傳輸</b>?

    什么是信號(hào)完整性

    在現(xiàn)代電子通信和數(shù)據(jù)處理系統(tǒng)中,信號(hào)完整性(Signal Integrity, SI)是一個(gè)至關(guān)重要的概念。它涉及信號(hào)在傳輸過程中的質(zhì)量保持,對(duì)于確保系統(tǒng)性能和穩(wěn)定性具有決定性的影響。本文將從信號(hào)
    的頭像 發(fā)表于 05-28 14:30 ?1025次閱讀