0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

卷積碼編碼器怎么畫 淺談卷積碼編碼器設(shè)計(jì)

ss ? 作者:工程師譚軍 ? 2018-08-20 15:30 ? 次閱讀

本文主要是關(guān)于卷積碼編碼器的相關(guān)介紹,并對卷積碼編碼器的設(shè)計(jì)進(jìn)行了詳盡的闡述。

卷積碼編碼器

卷積碼是通信編碼中糾錯(cuò)編碼的一種,它可以將原來的信息碼打亂,這時(shí)盡管出現(xiàn)大面積突發(fā)性錯(cuò)誤,這些可以通過解交織器來進(jìn)行分散,從而將大面積的錯(cuò)誤較為平均地分散到不同的碼段,利于信道糾錯(cuò)的實(shí)現(xiàn)。卷積編碼器即為實(shí)現(xiàn)卷積碼編碼的電路。

卷積碼擁有良好的糾錯(cuò)性能,是一種被廣泛應(yīng)用于移動通信的信道編碼系統(tǒng)。一個(gè)(n,k,m)卷積碼編碼器由k個(gè)輸入,具有m階存儲的n個(gè)輸出的線形時(shí)序電路實(shí)現(xiàn)。通常,n和k是較小的整數(shù),且

,但m比較大。當(dāng)

時(shí),信息序列不再分成小塊,以便可以連續(xù)處理。卷積碼(n,k,m)表示碼率

,編碼器級數(shù)

,其中s是碼約束長度。[1]

反向CDMA信道使用(3,1,8)卷積碼,碼率

,約束長度為9,由于

,

,

,則該卷積編碼器包含單個(gè)輸入端,一個(gè)8級移位寄存器,三個(gè)模2加法器和一個(gè)3向編碼器輸出的連續(xù)轉(zhuǎn)向器。編碼器每輸入一位信息比特將產(chǎn)生三位編碼輸出。這些編碼符號中,第一個(gè)輸出符號

是生成序列

編碼產(chǎn)生的符號,第二個(gè)輸出符號

是由生成序列

編碼產(chǎn)生的符號,最后一個(gè)輸出符號

是由生成序列

編碼產(chǎn)生的符號,如下圖所示。

卷積碼編碼器怎么畫 淺談卷積碼編碼器設(shè)計(jì)

該電路由一個(gè)八位寄存器、三個(gè)碼生成邏輯、一個(gè)時(shí)隙發(fā)生器和一個(gè)四選一復(fù)用器構(gòu)成。mux的輸入為

,碼選擇信號C[1:0]和clk1由時(shí)隙發(fā)生器產(chǎn)生,輸出信號即為整個(gè)電路的輸出。

卷積編碼器的初始狀態(tài)用rst異步清零信號置為0,

時(shí),電路清零。 卷積編碼器的初始狀態(tài)全為0,初始狀態(tài)之后輸出的第一個(gè)編碼符號由生成序列

編碼產(chǎn)生。這里,三個(gè)生成序列分別為

即三個(gè)生成多項(xiàng)式分別為:

卷積碼編碼器設(shè)計(jì)

卷積碼的編碼器一般都比較簡單。

卷積碼編碼器怎么畫 淺談卷積碼編碼器設(shè)計(jì)

圖4.1是一般情況下的卷積碼編碼器框圖。它包括NK級的輸入移位器,一組n個(gè)模2和加法器和n級的輸出移位寄存器。對應(yīng)于每段k比特的輸入序列,輸出n個(gè)比特。由圖可知,n個(gè)輸出比特不但與當(dāng)前的k個(gè)輸入比特有關(guān),而且與以前的(N-1)k個(gè)輸入信息比特有關(guān)。整個(gè)編碼過程可以看成是輸入信息序列與由移位寄存器和模2加法器的連接方式所決定的另一個(gè)序列的卷積,卷積碼由此得名。本文采用的是沖擊響應(yīng)描述法編碼思想。

卷積碼編碼器怎么畫 淺談卷積碼編碼器設(shè)計(jì)

圖4.2是卷積編碼器(2,1,3)卷積編碼器的方框圖。左邊是信息的輸入。下面是系統(tǒng)位輸出和奇偶校驗(yàn)位輸出。其中有3個(gè)移位寄存器和一個(gè)模塊化2加法器。簡單地說,信息位由移位寄存器和模2加法器一起輸出,產(chǎn)生一個(gè)系統(tǒng)位和一個(gè)校驗(yàn)位??梢钥闯?,當(dāng)每個(gè)比特被輸入時(shí),移位在移位寄存器中被移動到右邊。原來的第三個(gè)寄存器被刪除。可見卷積編碼不僅與輸入比特有關(guān),而且與前面的3-1比特相關(guān)。約束長度為3。這里,k=1和n=2是r=k/n=1/2〔3〕。

卷積碼的樹狀圖?

對于圖4.2所示的(2,1,3)卷積碼編碼電路,其樹狀圖如下圖4.3所示,這里,分別用a,b,c和d表示寄存器的4種狀態(tài):00,01,10和11,作為樹狀圖中每條支路的節(jié)點(diǎn)。以全零狀態(tài)a為起點(diǎn),當(dāng)輸入位信息位為0時(shí),輸出碼元c1c2=00,寄存器保持狀態(tài)a不變,對應(yīng)圖中從起點(diǎn)出發(fā)的上支路;當(dāng)輸入位為1時(shí),輸出碼元c1c2=11,寄存器則轉(zhuǎn)移到狀態(tài)b,對應(yīng)圖中的下支路;然后再分別以這兩條支路的終結(jié)點(diǎn)a和b作為處理下一位輸入信息的起點(diǎn),從而得到4條支路,以此類推,可以得到整個(gè)樹狀圖。如下圖4.3

卷積碼編碼器怎么畫 淺談卷積碼編碼器設(shè)計(jì)

卷積碼的網(wǎng)格圖?

狀態(tài)圖可以完整的描述編碼器的工作過程,但是其只能顯示狀態(tài)轉(zhuǎn)移的過程而不能顯示狀態(tài)轉(zhuǎn)移發(fā)生的時(shí)刻,由此引出用來表示卷積碼的另一種常用方法——網(wǎng)格圖。網(wǎng)格圖就是時(shí)?間與對應(yīng)狀態(tài)的轉(zhuǎn)移圖,在網(wǎng)格圖中每一個(gè)點(diǎn)表示該時(shí)刻的狀態(tài),狀態(tài)之間的連線表示狀態(tài)轉(zhuǎn)移。通過觀察網(wǎng)格圖可以發(fā)現(xiàn)在網(wǎng)格圖中輸入信息x(n)并沒有標(biāo)出,但如觀察到轉(zhuǎn)移后的狀態(tài)表示(x(n),x(n-1))就可以發(fā)現(xiàn)輸入信息已經(jīng)隱含在轉(zhuǎn)移后的狀態(tài)中[4]。?

如下圖4.4是(2,1,3)卷積編碼的網(wǎng)格圖。

卷積碼編碼器怎么畫 淺談卷積碼編碼器設(shè)計(jì)

卷積編碼器VHDL仿真波形

卷積編碼器VHDL仿真波形如圖7.3所示。輸入信息序列DATAIN=“11011”在仿真前設(shè)置,速率為32 kb/s。仿真結(jié)果表明,卷積編碼的輸出為“111100100010110100100”,速率為96 kb/s,與理論分析相一致。

卷積碼編碼器怎么畫 淺談卷積碼編碼器設(shè)計(jì)

結(jié)語

關(guān)于卷積碼編碼器設(shè)計(jì)的相關(guān)介紹就到這了,希望通過本文能讓你對卷積碼編碼器有更深的認(rèn)識,如有不足之處歡迎指正。

相關(guān)閱讀推薦:什么是卷積碼

相關(guān)閱讀推薦:什么是卷積

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 編碼器
    +關(guān)注

    關(guān)注

    45

    文章

    3573

    瀏覽量

    133980
  • 卷積碼
    +關(guān)注

    關(guān)注

    0

    文章

    19

    瀏覽量

    9296
收藏 人收藏

    評論

    相關(guān)推薦

    什么是卷積碼? 什么是卷積碼的約束長度?

    和復(fù)雜性相同的條件下,卷積碼的性能優(yōu)于分組。但卷積碼沒有分組那樣嚴(yán)密的數(shù)學(xué)結(jié)構(gòu)和數(shù)學(xué)分析手段,目前大多是通過計(jì)算機(jī)進(jìn)行好的搜索。什么是
    發(fā)表于 05-30 16:06

    基于CPLD的卷積碼編解碼的設(shè)計(jì)

    卷積碼是一種性能優(yōu)良的差錯(cuò)控制編碼。本文闡述了卷積碼編解碼的基本工作原理,在MAX+PLUS2 軟件平臺上,給出了利用復(fù)雜可編程邏輯器件設(shè)計(jì)的(2,1,6)
    發(fā)表于 08-10 08:39 ?24次下載

    卷積碼/Viterbi譯碼,卷積碼/Viterbi譯碼是什么

    卷積碼/Viterbi譯碼,卷積碼/Viterbi譯碼是什么意思 卷積碼在一個(gè)二進(jìn)制分組(n,k)當(dāng)中,包含k個(gè)信息位,組長度為n,每
    發(fā)表于 03-18 14:09 ?2277次閱讀

    卷積碼,卷積碼是什么意思

    卷積碼,卷積碼是什么意思 卷積碼在一個(gè)二進(jìn)制分組(n,k)當(dāng)中,包含k個(gè)信息位,組長度為n,每個(gè)
    發(fā)表于 03-19 16:46 ?1898次閱讀

    卷積碼,什么是卷積碼

    卷積碼,什么是卷積碼 卷積碼在一個(gè)二進(jìn)制分組(n,k)當(dāng)中,包含k個(gè)信息位,組長度為n,每個(gè)
    發(fā)表于 04-03 12:11 ?7224次閱讀

    基于VHDL語言并選用FPGA設(shè)計(jì)了一個(gè)卷積碼編碼器

    采用差錯(cuò)控制編碼等信道編碼技術(shù),使誤碼率進(jìn)一步降低。卷積碼是深度空間通信系統(tǒng)和無線通信系統(tǒng)中常用的一種差錯(cuò)控制編碼。在編碼過程,
    發(fā)表于 11-24 15:44 ?2199次閱讀
    基于VHDL語言并選用FPGA設(shè)計(jì)了一個(gè)<b class='flag-5'>卷積碼</b><b class='flag-5'>編碼器</b>

    卷積碼狀態(tài)圖怎么 卷積編碼器狀態(tài)圖畫法

    卷積碼,將k個(gè)信息比特編成n個(gè)比特,但k和n通常很小,特別適合以串行形式進(jìn)行傳輸,時(shí)延小。
    發(fā)表于 08-20 16:42 ?2.9w次閱讀

    基于 Vertibi算法的卷積碼解碼設(shè)計(jì)實(shí)現(xiàn)

    在信道編碼研究的初期,人們探索、研究出各種各樣的編碼構(gòu)造方法,其中包括卷積碼。
    的頭像 發(fā)表于 08-20 17:26 ?4908次閱讀
    基于 Vertibi算法的<b class='flag-5'>卷積碼</b>解碼設(shè)計(jì)實(shí)現(xiàn)

    卷積編碼之維特比譯碼介紹 淺析卷積碼之應(yīng)用

    以(n,k,m)來描述卷積碼,其中k為每次輸入到卷積編碼器的bit數(shù),n為每個(gè)k元組碼字對應(yīng)的卷積碼輸出n元組碼字,m為編碼存儲度,也就是
    發(fā)表于 08-21 09:56 ?3335次閱讀

    卷積碼編碼譯碼程序仿真程序 卷積碼應(yīng)用詳解

    卷積碼是一種差錯(cuò)控制編碼,由P.Elias于1955年發(fā)明。因?yàn)閿?shù)據(jù)與二進(jìn)制多項(xiàng)式滑動相關(guān)故稱卷積碼。
    發(fā)表于 08-21 10:34 ?4041次閱讀
    <b class='flag-5'>卷積碼</b><b class='flag-5'>編碼</b>譯碼程序仿真程序 <b class='flag-5'>卷積碼</b>應(yīng)用詳解

    采用卷積編碼的原因和優(yōu)勢 淺析卷積碼之特點(diǎn)

    卷積碼編碼過程中,對輸入信息比特進(jìn)行分組編碼,每個(gè)組的編碼輸出比特不僅與該分組的信息比特有關(guān),還與前面時(shí)刻的其他分組的信息比特有關(guān)。
    發(fā)表于 08-21 10:51 ?1.5w次閱讀
    采用<b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>的原因和優(yōu)勢 淺析<b class='flag-5'>卷積碼</b>之特點(diǎn)

    分組卷積碼的區(qū)別 詳解分組卷積碼

    卷積碼是1955年由Elias等人提出的,是一種非常有前途的編碼方法。
    發(fā)表于 08-21 11:07 ?3w次閱讀
    分組<b class='flag-5'>碼</b>和<b class='flag-5'>卷積碼</b>的區(qū)別 詳解分組<b class='flag-5'>碼</b>和<b class='flag-5'>卷積碼</b>

    在FPGA上實(shí)現(xiàn)咬尾卷積碼的最優(yōu)算法設(shè)計(jì)

    自1955年Elias發(fā)明卷積碼以來,卷積碼作為一種高效的信道編碼已被用在許多現(xiàn)代通信系統(tǒng)中。卷積碼分為零比特卷積碼(Zero Tail C
    的頭像 發(fā)表于 05-03 09:00 ?4615次閱讀
    在FPGA上實(shí)現(xiàn)咬尾<b class='flag-5'>卷積碼</b>的最優(yōu)算法設(shè)計(jì)

    卷積碼編碼和維特比譯碼的原理、性能與仿真分析

    卷積碼編碼器是由一個(gè)有k位輸入、n位輸出,且具有m位移位寄存構(gòu)成的有限狀態(tài)的有記憶系統(tǒng),通常稱它為時(shí)序網(wǎng)絡(luò)。編碼器的整體約束長度為v,是所有k個(gè)移位寄存
    的頭像 發(fā)表于 11-14 08:10 ?1.3w次閱讀
    <b class='flag-5'>卷積碼</b><b class='flag-5'>編碼</b>和維特比譯碼的原理、性能與仿真分析

    卷積碼編碼及譯碼算法的基本原理

    卷積碼是一種信道糾錯(cuò)編碼,在通信中具有廣泛的應(yīng)用。在發(fā)送端根據(jù)生成多項(xiàng)式進(jìn)行卷積碼編碼,在接收端根據(jù)維特比(Viterbi)譯碼算法進(jìn)行譯碼,能夠有效抵抗信道噪聲的影響,在誤碼率門限之
    的頭像 發(fā)表于 04-28 15:02 ?1.2w次閱讀