0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在Vivado下如何判斷芯片是多die芯片

電子工程師 ? 來(lái)源:公眾號(hào)Lauren的FPGA ? 作者:LaurenGao ? 2019-02-19 10:16 ? 次閱讀

1. 什么是SSI芯片

SSI是Stacked Silicon Interconnect的縮寫(xiě)。SSI芯片其實(shí)就是我們通常所說(shuō)的多die芯片。其基本結(jié)構(gòu)如下圖所示。可以看到SSI芯片的基本單元是SLR(Super Logic Region),也就是我們所說(shuō)的die。SLR之間通過(guò)Interposer“粘合”在一起。每個(gè)SLR可看做一片小規(guī)模FPGA

2. 如何從芯片型號(hào)上判斷FPGA是否是多die芯片?

在芯片選型手冊(cè)上,有如下圖所示說(shuō)明,根據(jù)圖中紅色方框標(biāo)記可判斷該芯片是否是SSI芯片。

3. UltraScale和UltraScale+系列有哪些芯片是SSI芯片?

總的來(lái)說(shuō),UltraScale+大部分都是多die芯片,如下圖所示。圖中還可以看到每個(gè)芯片所包含的SLR的個(gè)數(shù)以及每個(gè)SLR的大小。SLR的大小以時(shí)鐘區(qū)域(Clock Region)衡量,例如,VU5P有兩個(gè)SLR,每個(gè)SLR的寬度為6,高度為5,所以共有6x5也就是30個(gè)Clock Region。同時(shí),還可以看到每個(gè)SLR的大小是一致的。

圖片來(lái)源:Table 19,ds890

4. 在Vivado下如何判斷芯片是多die芯片?

只要獲知芯片的具體型號(hào),在Vivado Tcl Console中執(zhí)行如下圖所示命令即可獲得該芯片所包含的SLR的個(gè)數(shù)。例如,對(duì)于XCVU5P,屬性SLRS的返回值為2,說(shuō)明該芯片有兩個(gè)SLR,故其是多die芯片;而對(duì)于XCVU3P,返回值為1,說(shuō)明該芯片只有一個(gè)SLR,故其是單die芯片。

5. 多die芯片的每個(gè)SLR地位一樣嗎?

多die芯片的每個(gè)SLR其結(jié)構(gòu)基本是一致的,都包含CLB、Block RAM、DSP和GT等。但這些SLR的地位是不一樣的。這其中只有一個(gè)SLR是Master SLR。通過(guò)如下圖所示的命令可獲取Master SLR(需要在打開(kāi)的工程中或DCP中執(zhí)行該命令)。通常SLR0為Master SLR。用于配置FPGA的電路、DNA_PORT和EFUSE_USER只存在于Master SLR中。

6. SLR之間是如何互連的?

這是多die芯片設(shè)計(jì)中的一個(gè)重要問(wèn)題。SLR之間通過(guò)專(zhuān)用布線資源SLL(Super Long Line)互連。SLL的個(gè)數(shù)是有限的。以XCVU5P為例,可通過(guò)如下命令獲取SLL的個(gè)數(shù)。這在設(shè)計(jì)初期是非常重要的。需要根據(jù)此數(shù)值評(píng)估跨die網(wǎng)線個(gè)數(shù)是否合理??鏳ie網(wǎng)線過(guò)多很可能造成布線擁塞,進(jìn)而影響時(shí)序收斂。

7. 跨die時(shí)鐘需要特殊處理嗎?

對(duì)于SSI器件,Interposer上分布了專(zhuān)用的全局時(shí)鐘走線,因此,對(duì)于跨die時(shí)鐘并不需要特殊處理,同時(shí)該時(shí)鐘也不會(huì)占用SLL。

8. Block RAM和DSP48能否跨die級(jí)聯(lián)?

以DSP48為例,其有專(zhuān)門(mén)的級(jí)聯(lián)端口,例如PCOUT/PCIN。因此,相鄰的兩個(gè)DSP48級(jí)聯(lián)時(shí),會(huì)使用專(zhuān)用的級(jí)聯(lián)布線資源。但是,這種布線資源僅限于die內(nèi)。類(lèi)似地,Block RAM、Carry Chain等在die內(nèi)可使用固有的級(jí)聯(lián)布線資源。

9. 對(duì)于多die芯片,如何評(píng)估資源利用率?

器件選型階段需要根據(jù)設(shè)計(jì)規(guī)模選擇合適的芯片。這個(gè)階段,需要根據(jù)整個(gè)設(shè)計(jì)的資源利用率確定芯片規(guī)模。一旦選定SSI器件,就要及早考慮模塊劃分,也就是如何將設(shè)計(jì)分配到每個(gè)die內(nèi),使每個(gè)die的資源利用率盡可能平衡,此時(shí)就要考慮每個(gè)die的資源利用率,避免出現(xiàn)某個(gè)die某一資源利用率過(guò)高以至于出現(xiàn)擁塞,而另一個(gè)die該資源利用率偏低的情形。這一工作要在設(shè)計(jì)初期完成,本質(zhì)上就是要設(shè)計(jì)好合理的數(shù)據(jù)流,從而達(dá)到兩個(gè)目的:每個(gè)die的資源利用率比較均衡;跨die網(wǎng)線個(gè)數(shù)合理。


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21637

    瀏覽量

    601336
  • 芯片
    +關(guān)注

    關(guān)注

    453

    文章

    50254

    瀏覽量

    421130
  • SSI
    SSI
    +關(guān)注

    關(guān)注

    0

    文章

    38

    瀏覽量

    19198

原文標(biāo)題:9個(gè)關(guān)于SSI芯片的必知問(wèn)題

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Die Bonding 芯片鍵合的主要方法和工藝

    共讀好書(shū)Die Bound芯片鍵合,是封裝基板上安裝芯片的工藝方法。本文詳細(xì)介紹一幾種主要的芯片
    的頭像 發(fā)表于 11-01 11:08 ?99次閱讀

    國(guó)產(chǎn)芯片為什么質(zhì)量問(wèn)題?

    芯片
    芯廣場(chǎng)
    發(fā)布于 :2024年10月31日 18:01:29

    電子封裝 | Die Bonding 芯片鍵合的主要方法和工藝

    DieBound芯片鍵合,是封裝基板上安裝芯片的工藝方法。本文詳細(xì)介紹一幾種主要的芯片鍵合的方法和工藝。什么是
    的頭像 發(fā)表于 09-20 08:04 ?526次閱讀
    電子封裝 | <b class='flag-5'>Die</b> Bonding <b class='flag-5'>芯片</b>鍵合的主要方法和工藝

    如何判斷LMH6703MF芯片引腳?

    我買(mǎi)了兩個(gè)LMH6703MF芯片,SOT-23-6封裝,芯片非常小而且芯片上沒(méi)有明顯的標(biāo)記告訴我那個(gè)是1號(hào)引腳?該怎么判斷
    發(fā)表于 09-14 09:26

    快速串行接口(FSI)芯片互連中的應(yīng)用

    電子發(fā)燒友網(wǎng)站提供《快速串行接口(FSI)芯片互連中的應(yīng)用.pdf》資料免費(fèi)下載
    發(fā)表于 08-27 10:18 ?0次下載
    快速串行接口(FSI)<b class='flag-5'>在</b><b class='flag-5'>多</b><b class='flag-5'>芯片</b>互連中的應(yīng)用

    DDR4的單、雙DIE兼容,不做仿真行不行?

    絲毫沒(méi)有放松,首先對(duì)一驅(qū)五拓?fù)涞膯?b class='flag-5'>DIE顆粒方案進(jìn)行優(yōu)化。熟悉高速先生文章的同學(xué)一定還記得,對(duì)于一驅(qū)Clamshell拓?fù)涠?,反射?huì)在靠近主控芯片處的近端顆粒處積累,因此,我們會(huì)重點(diǎn)關(guān)注信號(hào)質(zhì)量較差的近
    發(fā)表于 08-05 17:05

    新思科技面向英特爾代工推出可量產(chǎn)的裸晶芯片設(shè)計(jì)參考流程,加速芯片創(chuàng)新

    3DIC Compiler協(xié)同設(shè)計(jì)與分析解決方案結(jié)合新思科技IP,加速英特爾代工EMIB技術(shù)的異構(gòu)集成 摘要: 新思科技人工智能(AI)驅(qū)動(dòng)型裸晶芯片(Multi-die)設(shè)計(jì)參考流程已擴(kuò)展至
    發(fā)表于 07-09 13:42 ?755次閱讀

    用玻璃,造芯片!

    來(lái)源:國(guó)芯網(wǎng),謝謝 編輯:感知芯視界 Link 6月3日消息,據(jù)外媒報(bào)道,半導(dǎo)體技術(shù)競(jìng)爭(zhēng)日益激烈的背景,英特爾和三星正尋求通過(guò)采用玻璃芯片技術(shù)來(lái)挑戰(zhàn)臺(tái)積電地位! 了解芯片制造的讀者
    的頭像 發(fā)表于 06-05 09:06 ?249次閱讀

    為什么要進(jìn)行芯片測(cè)試?芯片測(cè)試什么環(huán)節(jié)進(jìn)行?

    WAT需要標(biāo)注出測(cè)試未通過(guò)的裸片(die),只需要封裝測(cè)試通過(guò)的die。 FT是測(cè)試已經(jīng)封裝好的芯片(chip),不合格品檢出。WAT和FT很多項(xiàng)目是重復(fù)的,F(xiàn)T一些功能性測(cè)試
    發(fā)表于 04-17 11:37 ?704次閱讀
    為什么要進(jìn)行<b class='flag-5'>芯片</b>測(cè)試?<b class='flag-5'>芯片</b>測(cè)試<b class='flag-5'>在</b>什么環(huán)節(jié)進(jìn)行?

    如何判斷芯片是否符合工業(yè)級(jí)標(biāo)準(zhǔn)

    工業(yè)級(jí)芯片是專(zhuān)為惡劣環(huán)境長(zhǎng)期工作而設(shè)計(jì)的芯片,它能夠經(jīng)受更高的溫度、濕度、震動(dòng)和電磁干擾等極端條件。工業(yè)級(jí)芯片通常具有更高的可靠性和穩(wěn)定
    的頭像 發(fā)表于 04-11 14:17 ?667次閱讀
    如何<b class='flag-5'>判斷</b><b class='flag-5'>芯片</b>是否符合工業(yè)級(jí)標(biāo)準(zhǔn)

    集成芯片引腳的判斷方法

    請(qǐng)注意,不同的芯片類(lèi)型和封裝方式可能會(huì)有不同的引腳排列和標(biāo)識(shí)方法。因此,判斷引腳時(shí),應(yīng)首先了解芯片的具體型號(hào)和封裝方式,然后結(jié)合上述方法進(jìn)行判斷
    的頭像 發(fā)表于 03-19 16:13 ?2213次閱讀

    die,device和chip的定義和區(qū)別

    半導(dǎo)體行業(yè)中,“die”,“device”,和“chip”這三個(gè)術(shù)語(yǔ)都可以用來(lái)指代芯片。
    的頭像 發(fā)表于 02-23 18:26 ?7033次閱讀

    如何判斷LM358芯片是否損壞?

    如何判斷LM358芯片是否損壞? LM358運(yùn)放的內(nèi)部簡(jiǎn)化電路圖 LM358是一款雙運(yùn)放芯片,常用于放大和濾波器電路。當(dāng)芯片損壞時(shí),可能會(huì)導(dǎo)致輸出不正常,電流泄漏,甚至完全失效。下面將
    的頭像 發(fā)表于 02-02 13:57 ?8039次閱讀
    如何<b class='flag-5'>判斷</b>LM358<b class='flag-5'>芯片</b>是否損壞?

    芯礪智能Chiplet Die-to-Die互連IP芯片成功回片

    芯礪智能近日宣布,其全自研的Chiplet Die-to-Die互連IP(CL-Link)芯片一次性流片成功并順利點(diǎn)亮。這一重大突破標(biāo)志著芯礪智能在異構(gòu)集成芯片領(lǐng)域取得了領(lǐng)先地位,為人工智能時(shí)代的算力基礎(chǔ)設(shè)施建設(shè)提供了更加多元靈
    的頭像 發(fā)表于 01-18 16:03 ?1050次閱讀

    使用UCIe IP確保Die系統(tǒng)可靠性

    Die(晶粒)系統(tǒng)由多個(gè)專(zhuān)用功能晶粒(或小芯片)組成,這些晶粒組裝在同一封裝中,以創(chuàng)建完整的系統(tǒng)。多晶粒系統(tǒng)最近已經(jīng)成為克服摩爾定律放緩的解決方案,生產(chǎn)保證較高良率,提供一種擴(kuò)展封裝后芯片
    的頭像 發(fā)表于 11-16 17:29 ?568次閱讀
    使用UCIe IP確保<b class='flag-5'>多</b><b class='flag-5'>Die</b>系統(tǒng)可靠性