0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

cpld是什么意思

工程師 ? 來(lái)源:網(wǎng)絡(luò)整理 ? 作者:h1654155205.5246 ? 2019-02-28 15:18 ? 次閱讀

cpld是什么意思

CPLD(ComplexProgrammableLogicDevice)復(fù)雜可編程邏輯器件,是從PAL和GAL器件發(fā)展出來(lái)的器件,相對(duì)而言規(guī)模大,結(jié)構(gòu)復(fù)雜,屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái),用原理圖、硬件描述語(yǔ)言等方法,生成相應(yīng)的目標(biāo)文件,通過(guò)下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

發(fā)展歷史及應(yīng)用領(lǐng)域

20世紀(jì)70年代,最早的可編程邏輯器件--PLD誕生了。其輸出結(jié)構(gòu)是可編程的邏輯宏單元,因?yàn)樗挠布Y(jié)構(gòu)設(shè)計(jì)可由軟件完成(相當(dāng)于房子蓋好后人工設(shè)計(jì)局部室內(nèi)結(jié)構(gòu)),因而它的設(shè)計(jì)比純硬件的數(shù)字電路具有很強(qiáng)的靈活性,但其過(guò)于簡(jiǎn)單的結(jié)構(gòu)也使它們只能實(shí)現(xiàn)規(guī)模較小的電路。為彌補(bǔ)PLD只能設(shè)計(jì)小規(guī)模電路這一缺陷,20世紀(jì)80年代中期,推出了復(fù)雜可編程邏輯器件--CPLD。此應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表汽車電子、數(shù)控機(jī)床、航天測(cè)控設(shè)備等方面。

器件特點(diǎn)

它具有編程靈活、集成度高、設(shè)計(jì)開(kāi)發(fā)周期短、適用范圍寬、開(kāi)發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn),可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì),因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分,它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。

如何使用

CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開(kāi)發(fā)軟件平臺(tái),用原理圖、硬件描述語(yǔ)言等方法,生成相應(yīng)的目標(biāo)文件,通過(guò)下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。

這里以搶答器為例講一下它的設(shè)計(jì)(裝修)過(guò)程,即芯片的設(shè)計(jì)流程。CPLD的工作大部分是在電腦上完成的。打開(kāi)集成開(kāi)發(fā)軟件(Altera公司Max+pluxII)→畫(huà)原理圖、寫(xiě)硬件描述語(yǔ)言(VHDL,Verilog)→編譯→給出邏輯電路的輸入激勵(lì)信號(hào),進(jìn)行仿真,查看邏輯輸出結(jié)果是否正確→進(jìn)行管腳輸入、輸出鎖定(7128的64個(gè)輸入、輸出管腳可根據(jù)需要設(shè)定)→生成代碼→通過(guò)下載電纜將代碼傳送并存儲(chǔ)在CPLD芯片中。7128這塊芯片各管腳已引出,將數(shù)碼管、搶答開(kāi)關(guān)、指示燈、蜂鳴器通過(guò)導(dǎo)線分別接到芯片板上,通電測(cè)試,當(dāng)搶答開(kāi)關(guān)按下,對(duì)應(yīng)位的指示燈應(yīng)當(dāng)亮,答對(duì)以后,裁判給加分后,看此時(shí)數(shù)碼顯示加分結(jié)果是否正確,如發(fā)現(xiàn)有問(wèn)題,可重新修改原理圖或硬件描述語(yǔ)言,完善設(shè)計(jì)。設(shè)計(jì)好后,如批量生產(chǎn),可直接復(fù)制其他CPLD芯片,即寫(xiě)入代碼即可。如果要對(duì)芯片進(jìn)行其它設(shè)計(jì),比如進(jìn)行交通燈設(shè)計(jì),要重新畫(huà)原理圖、或?qū)懹布枋稣Z(yǔ)言,重復(fù)以上工作過(guò)程,完成設(shè)計(jì)。這種修改設(shè)計(jì)相當(dāng)于將房屋進(jìn)行了重新裝修,這種裝修對(duì)CPLD來(lái)說(shuō)可進(jìn)行上萬(wàn)次。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1247

    瀏覽量

    169160
  • 可編程邏輯器件
    +關(guān)注

    關(guān)注

    5

    文章

    139

    瀏覽量

    30285
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AG32 MCU+cpld:定制拓展更多UART接口

    AG32 MCU是一款異構(gòu)雙核(采用RISC-V+ cpld)MCU, 內(nèi)含2K的cpld資源 。最高主頻248MHz,內(nèi)置1MB Flash和128kb ram。 AG32 MCU所有管腳都可重新
    發(fā)表于 10-30 14:54

    奇怪的CPLD問(wèn)題:能下載,不工作

    在Altera 的CPLD EPM240T100C5上遇到一個(gè)奇怪的問(wèn)題,program 正常,但是,測(cè)得所有的輸出都是1,即使只是簡(jiǎn)單的assign操作,如wire [2:0] bits = 3
    發(fā)表于 09-27 08:00

    請(qǐng)問(wèn)STM32F103與CPLD如何通信?

    CPLD芯片型號(hào):EPM570T144C5 ARM芯片型號(hào):STM32F103ZET6 兩個(gè)芯片布置在同一塊PCB上,它們之間的引腳連接如下: 地址線:A0~A15; 數(shù)據(jù)線:D0~D15; 其他
    發(fā)表于 05-17 07:36

    CPLD組成和邏輯塊作用介紹

    CPLD(Complex Programmable Logic Device,復(fù)雜可編程邏輯器件)中,邏輯塊是實(shí)現(xiàn)邏輯功能的核心模塊。它主要由可編程乘積項(xiàng)陣列(即與陣列)、乘積項(xiàng)分配、宏單元三部分組成。
    的頭像 發(fā)表于 04-07 17:37 ?2078次閱讀
    <b class='flag-5'>CPLD</b>組成和邏輯塊作用介紹

    分享《DS03001_Compact系列CPLD器件數(shù)據(jù)手冊(cè)_V1.5》

    主要描述了深圳市紫光同創(chuàng)電子有限公司(以下簡(jiǎn)稱紫光同創(chuàng))Compact系列CPLD器件的產(chǎn)品型號(hào)與資源規(guī)模列表、功能說(shuō)明,以及直流和交流特性等內(nèi)容,能讓用戶對(duì)CPLD器件有全面的了解,方便用戶進(jìn)行
    發(fā)表于 03-16 07:08

    fpga和cpld的區(qū)別

    FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和CPLD(復(fù)雜可編程邏輯器件)都是可編程邏輯器件,但它們?cè)诙鄠€(gè)方面存在顯著的區(qū)別。
    的頭像 發(fā)表于 03-15 14:56 ?1035次閱讀

    CPLD和FPGA的區(qū)別

    CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的,但是CPLD的LAB基于乘積和宏單元,而FPGA的LAB使用基于LUT的邏輯單元。CPLD的LAB圍繞中心全局互連排列,隨著器件中邏輯數(shù)量的增加,呈指數(shù)
    的頭像 發(fā)表于 01-23 09:17 ?983次閱讀

    什么是fpga和cpld cpld與fpga在結(jié)構(gòu)上有何異同

    FPGA(Field-Programmable Gate Array)和CPLD(Complex Programmable Logic Device)都屬于可編程邏輯器件(PLD
    的頭像 發(fā)表于 01-22 18:05 ?2576次閱讀

    AGM CPLD 應(yīng)用指南

    AGM的部分料號(hào)跟Altera 硬件Pin to Pin兼容,映射關(guān)系表如下: EPM240T100CxN—>AG256SL100(CPLD) EPM240T100IxN----
    的頭像 發(fā)表于 01-10 09:29 ?854次閱讀
    AGM <b class='flag-5'>CPLD</b> 應(yīng)用指南

    AG32VF系列MCU(MCU+CPLD)方案

    AG32VF系列MCU(MCU+CPLD)方案:激光控制器.數(shù)字示波器.工業(yè)伺服編碼器.高速數(shù)據(jù)采集.Mini-LED背光控制等
    的頭像 發(fā)表于 01-03 21:53 ?1613次閱讀
    AG32VF系列MCU(MCU+<b class='flag-5'>CPLD</b>)方案

    AG32中cpld的基礎(chǔ)

    資料:AG32中cpld的基礎(chǔ)
    發(fā)表于 01-03 10:20

    FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享

    電子發(fā)燒友網(wǎng)站提供《FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.pdf》資料免費(fèi)下載
    發(fā)表于 11-21 11:03 ?3次下載
    FPGA/<b class='flag-5'>CPLD</b>數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享

    CPLD新型通用數(shù)字觸發(fā)器設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《帶CPLD新型通用數(shù)字觸發(fā)器設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 11-18 10:59 ?0次下載
    帶<b class='flag-5'>CPLD</b>新型通用數(shù)字觸發(fā)器設(shè)計(jì)

    基于CPLD的正弦脈寬調(diào)制(SPWM)數(shù)字觸發(fā)電路

    電子發(fā)燒友網(wǎng)站提供《基于CPLD的正弦脈寬調(diào)制(SPWM)數(shù)字觸發(fā)電路.pdf》資料免費(fèi)下載
    發(fā)表于 11-18 10:24 ?0次下載
    基于<b class='flag-5'>CPLD</b>的正弦脈寬調(diào)制(SPWM)數(shù)字觸發(fā)電路

    CPLD新型通用數(shù)字觸發(fā)器的設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《帶CPLD新型通用數(shù)字觸發(fā)器的設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 11-17 16:24 ?0次下載
    帶<b class='flag-5'>CPLD</b>新型通用數(shù)字觸發(fā)器的設(shè)計(jì)