至簡設(shè)計法：設(shè)計使用與不使用的語法
C語言應(yīng)用范圍廣泛，具備很強(qiáng)的數(shù)據(jù)處理能力，不僅僅是在軟件開發(fā)上，而且各類科研都需要用到C語言，適于編寫系統(tǒng)軟件，三維，二維圖形和動畫，具體應(yīng)用比如單片機(jī)以及嵌入式系統(tǒng)開發(fā)。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
單片機(jī)
+關(guān)注
關(guān)注
6030文章
44498瀏覽量
632155 -
嵌入式
+關(guān)注
關(guān)注
5060文章
18976瀏覽量
302220 -
C語言
+關(guān)注
關(guān)注
180文章
7595瀏覽量
135920
發(fā)布評論請先 登錄
相關(guān)推薦
基于至簡設(shè)計法的數(shù)字時鐘設(shè)計
基于至簡設(shè)計法的數(shù)字時鐘設(shè)計明德?lián)P科技教育有限公司官網(wǎng)：www.mdy-edu.com淘寶：mdy-edu.taobao.comQQ 群：97925396 數(shù)字時鐘是常見的畢業(yè)設(shè)計題目。我們做
發(fā)表于 02-15 17:32
潘文明至簡設(shè)計法之SPI接口至簡代碼設(shè)計
本帖最后由 chunfen2634 于 2017-6-22 14:31 編輯
我們的至簡設(shè)計法，綜合了運(yùn)用多種科學(xué)、嚴(yán)謹(jǐn)?shù)拇a設(shè)計方法，將整個設(shè)計過程完整化、規(guī)范化，令學(xué)習(xí)方法至
發(fā)表于 06-22 10:20
【潘文明至簡設(shè)計法】FPGA學(xué)習(xí)資料匯總，免費(fèi)下載
Verilog HDL的最大優(yōu)點(diǎn)是易學(xué)易用，但是由于其語法較為自由，因此初學(xué)者在使用的過程中容易犯一些錯誤。明德?lián)P至簡設(shè)計法由擁有多年FPGA代碼編寫經(jīng)驗(yàn)的潘文明老師首創(chuàng)，不僅能讓初學(xué)
發(fā)表于 06-29 15:19
明德?lián)P至簡設(shè)計法資料大全
/id_XMjgwOTg2NjYzMg==.html?spm=a2hzp.8253869.0.0明德?lián)P至簡設(shè)計法時序約束05 第一個設(shè)計語法總結(jié)http://v.youku.com/v
發(fā)表于 07-27 17:05
基于至簡設(shè)計法實(shí)現(xiàn)的PWM調(diào)制verilog
基于至簡設(shè)計法實(shí)現(xiàn)的PWM調(diào)制verilog
發(fā)表于 09-27 09:53
基于至簡設(shè)計法的數(shù)字時鐘設(shè)計
本帖最后由 lee_st 于 2017-10-31 09:27 編輯
基于至簡設(shè)計法的數(shù)字時鐘設(shè)計
發(fā)表于 10-30 17:21
FPGA至簡設(shè)計法為什么這么簡單
由潘文明先生開創(chuàng)的IC/FPGA至簡設(shè)計法，具備劃時代的意義。這種設(shè)計方法不僅將IC/FPGA學(xué)習(xí)難度降到了最低，同時將設(shè)計過程變得簡單，并規(guī)范了代碼避免了混亂，將出錯幾率降到最低。下面我們來看
發(fā)表于 12-15 15:10
基于至簡設(shè)計法實(shí)現(xiàn)的PWM調(diào)制verilog
明德?lián)P分享的調(diào)制PWM驅(qū)動LED工程,利用脈沖寬度調(diào)制調(diào)制出幾個不同寬度的脈沖來驅(qū)動LED燈，添加verilog文件即可使用?；?b class='flag-5'>至簡設(shè)計法實(shí)現(xiàn)的PWM調(diào)制verilog.rar (281.92 KB )
發(fā)表于 01-18 06:35
基于至簡設(shè)計法的數(shù)字時鐘設(shè)計
基于至簡設(shè)計法的數(shù)字時鐘設(shè)計明德?lián)P科技教育有限公司本案例：明德?lián)P首創(chuàng)全新FPGA設(shè)計技巧--至簡設(shè)計法
發(fā)表于 07-24 09:54
明德?lián)P獨(dú)創(chuàng)“至簡設(shè)計法”介紹
潘文明至簡設(shè)計法介紹潘文明至簡設(shè)計法，是以發(fā)明者名字命名的FPGA設(shè)計方法，綜合采用多種科學(xué)、嚴(yán)
發(fā)表于 07-25 16:50
至簡設(shè)計法：運(yùn)算符（2）
使用至簡設(shè)計法，即可省略掉常規(guī)設(shè)計中的繁復(fù)思考過程。比如計數(shù)器的設(shè)計，只需要填入設(shè)置條件“什么情況下加一”和“數(shù)多少下”。
工商網(wǎng)監(jiān)
評論