人字拖的轉(zhuǎn)換觸發(fā)器預(yù)設(shè)和清除配置類(lèi)型摘要

觸發(fā)器是順序電路的基本構(gòu)建模塊，可以從一種形式轉(zhuǎn)換為另一種形式，能夠存儲(chǔ)單個(gè)數(shù)據(jù)位

我們?cè)谡麄€(gè)電子教程部分已經(jīng)看過(guò)順序邏輯觸發(fā)器將無(wú)限期地保持其兩種穩(wěn)定狀態(tài)之一，直到應(yīng)用某種形式的外部觸發(fā)脈沖使其改變狀態(tài)。

作為觸發(fā)器是雙穩(wěn)態(tài)器件，這些時(shí)序電路有時(shí)被稱(chēng)為“鎖存器”，因?yàn)樗鼈兊妮敵霰绘i定或鎖存到其輸入狀態(tài)，直到其輸入條件發(fā)生另一次變化。

我們還看到雙穩(wěn)態(tài)翻轉(zhuǎn) - 觸發(fā)器是時(shí)序邏輯電路中最基本的存儲(chǔ)元件，并且可以配置為通過(guò)互連兩個(gè)反相門(mén)來(lái)產(chǎn)生簡(jiǎn)單的存儲(chǔ)器元件以產(chǎn)生反饋。注意，組合邏輯電路不需要任何形式的存儲(chǔ)器，因此不使用觸發(fā)器。然而，時(shí)序邏輯電路確實(shí)具有存儲(chǔ)器，因此使用各種類(lèi)型的觸發(fā)器設(shè)計(jì)來(lái)記住它們的當(dāng)前狀態(tài)。

數(shù)字邏輯門(mén)的互連以產(chǎn)生存儲(chǔ)器件導(dǎo)致諸如開(kāi)關(guān)去抖電路的應(yīng)用此外，由雙穩(wěn)態(tài)鎖存器構(gòu)成的存儲(chǔ)器元件構(gòu)成了累加器和寄存器的基礎(chǔ)，計(jì)算機(jī)或微控制器在其上進(jìn)行復(fù)雜的算術(shù)運(yùn)算。

創(chuàng)建單個(gè)一位觸發(fā)器的最基本方法是使用兩個(gè) NOR門(mén)門(mén)，如圖所示。通過(guò)使用交叉耦合門(mén)并將輸出從一個(gè)門(mén)饋送到另一個(gè)門(mén)的輸入端（輸入 - 輸出互換），電路具有閉環(huán)（正反饋），因此其輸出取決于輸入的狀態(tài)，使得電路順序并具有存儲(chǔ)器。

觸發(fā)器也屬于一類(lèi)稱(chēng)為多諧振蕩器的數(shù)字開(kāi)關(guān)電路。基本雙穩(wěn)態(tài)多諧振蕩器是一種再生電路，具有兩個(gè)有源數(shù)字門(mén)，設(shè)計(jì)成當(dāng)一個(gè)數(shù)字門(mén)導(dǎo)通時(shí)，另一個(gè)門(mén)被截止，反之亦然。這兩個(gè)數(shù)字門(mén)產(chǎn)生兩個(gè)穩(wěn)定的輸出，包括HIGH和LOW，其中一個(gè)是另一個(gè)的補(bǔ)碼。

但我們可以制作許多不同類(lèi)型的異步和同步觸發(fā)器電路（異步翻轉(zhuǎn) - 觸發(fā)器不需要時(shí)鐘信號(hào)輸入，但是同步的那個(gè)來(lái)自基本的交叉耦合NANDGates和NORGates，不同類(lèi)型之間的觸發(fā)器的轉(zhuǎn)換有時(shí)會(huì)有點(diǎn)混亂。

基本上有四種不同類(lèi)型的人字拖，這些是：

1。置位復(fù)位（SR）觸發(fā)器或鎖存器

2。 JK觸發(fā)器

3。 D（數(shù)據(jù)或延遲）觸發(fā)器

4。 T（Toggle）觸發(fā)器

為了幫助我們更好地理解可用的不同類(lèi)型的觸發(fā)器，以下順序邏輯教程向我們展示了如何進(jìn)行觸發(fā)器的轉(zhuǎn)換簡(jiǎn)單地通過(guò)修改從SR觸發(fā)器開(kāi)始的特定類(lèi)型觸發(fā)器的輸入，從一種類(lèi)型到另一種類(lèi)型。

Set-Reset SR觸發(fā)器

所有雙穩(wěn)態(tài)鎖存器和雙穩(wěn)態(tài)多諧振蕩器中最基本的是置位（SR）觸發(fā)器?；镜腟R觸發(fā)器是一個(gè)重要的雙穩(wěn)態(tài)電路，因?yàn)樗衅渌?lèi)型的觸發(fā)器都是由它構(gòu)建的。 SR觸發(fā)器使用兩個(gè)交叉耦合數(shù)字 NAND門(mén)構(gòu)建，例如TTL 74LS00，或兩個(gè)交叉耦合數(shù)字 NOR門(mén)，例如TTL 74LS02。 / p>

通常認(rèn)為SR雙穩(wěn)態(tài)和觸發(fā)器是透明的，因?yàn)樗鼈兊妮敵鰰?huì)改變或立即響應(yīng)其輸入的變化。此外，由于它們由數(shù)字邏輯門(mén)和反饋組成，因此SR觸發(fā)器被視為異步時(shí)序邏輯電路。

基本SR觸發(fā)器有兩個(gè)輸入 S （設(shè)置）和 R （復(fù)位）和兩個(gè)輸出 Q 和 Q ，其中一個(gè)輸出是另一個(gè)的補(bǔ)充。然后SR觸發(fā)器是雙輸入，雙輸出設(shè)備?？紤]下面的電路。

基本NAND和NOR SR觸發(fā)器

以上是使用負(fù)輸入 NAND 門(mén)或正輸入 NOR 門(mén)的異步SR雙穩(wěn)態(tài)觸發(fā)器的兩種基本配置。對(duì)于使用兩個(gè)交叉耦合 NAND 門(mén)的SR雙穩(wěn)態(tài)鎖存器，兩個(gè)輸入通常為高電平，邏輯電平為“1”。

在邏輯電平“0”施加低電平當(dāng) R 保持為高電平時(shí) S 輸入使輸出 Q 變?yōu)楦唠娖?，設(shè)置鎖存器。同樣，輸入 S 保持為高電平的 R 輸入上的邏輯電平“0”會(huì)使 Q 輸出變?yōu)榈碗娖?，從而?fù)位鎖存器。對(duì)于SR與非門(mén)鎖存器，禁止 S = R = 0 的條件。

使用兩個(gè)交叉耦合 NOR來(lái)觸發(fā)觸發(fā)器的轉(zhuǎn)換

gate，當(dāng)輸出 Q = 1 且 Q = 0 時(shí)，雙穩(wěn)態(tài)鎖存器被稱(chēng)為處于置位狀態(tài)。當(dāng) Q = 0 且 Q = 1 時(shí)， NOR 門(mén)鎖存器被稱(chēng)為處于復(fù)位狀態(tài)。然后我們可以看到 NOR 和 NAND 門(mén)觸發(fā)器的操作基本上只是彼此的補(bǔ)充。

執(zhí)行使用兩個(gè)交叉耦合 NAND 門(mén)的SR觸發(fā)器需要低輸入。但是，我們可以通過(guò)使用逆變器將 NAND SR觸發(fā)器的操作轉(zhuǎn)換為與 NOR 門(mén)實(shí)現(xiàn)相同的方式，具有有效HIGH（正邏輯）輸入，（ NOT Gates ）在基本雙穩(wěn)設(shè)計(jì)中。

然后將觸發(fā)器從低電平有效轉(zhuǎn)換為有效高電平輸入的方式如下：

有效HIGH觸發(fā)器

上面的基本SR觸發(fā)器及其高效的HIGH等效，都是異步類(lèi)型觸發(fā)器，意味著它的輸入和當(dāng)前狀態(tài)決定了下一個(gè)狀態(tài)。但作為一位存儲(chǔ)器存儲(chǔ)器件，我們可能希望它保持其當(dāng)前輸出狀態(tài)，而不管其兩個(gè)輸入發(fā)生了什么，并且可以通過(guò)包含額外輸入來(lái)修改基本SR觸發(fā)器的操作來(lái)控制其行為。雙穩(wěn)態(tài)電路。

觸發(fā)器基本電路的轉(zhuǎn)換是通過(guò)使用兩個(gè)額外的 AND 門(mén)來(lái)實(shí)現(xiàn)的，它們與控制輸入一起啟用和禁用 S 和 R 輸入。這個(gè)新電路稱(chēng)為時(shí)鐘或門(mén)控SR觸發(fā)器。

門(mén)控置位 - 復(fù)位（SR）觸發(fā)器

門(mén)控SR觸發(fā)器按順序操作，其輸出狀態(tài)僅響應(yīng)其在時(shí)鐘應(yīng)用或使能輸入上的輸入而改變。由于通過(guò)該時(shí)鐘使能輸入控制輸出的改變，所以門(mén)控SR觸發(fā)器電路被稱(chēng)為“同步”觸發(fā)器。然后異步SR觸發(fā)器不需要時(shí)鐘，但是同步的那個(gè)。

基于標(biāo)準(zhǔn) NOR 的SR觸發(fā)器到門(mén)控SR觸發(fā)器的轉(zhuǎn)換是使用連接到置位和復(fù)位輸入的兩個(gè) AND 門(mén)（TTL 74LS08）實(shí)現(xiàn)。附加控制或“啟用”輸入 EN 連接到 AND 門(mén)，當(dāng)時(shí)鐘輸入為低電平時(shí)，輸出為低電平，如圖所示。

門(mén)控SR觸發(fā)器電路

時(shí)鐘或使能輸入， EN 連接到兩個(gè) AND 門(mén)的兩個(gè)輸入之一，當(dāng)使能輸入為低電平（AND門(mén)控原則）時(shí)，產(chǎn)生低電平輸出。然后，對(duì)輸入 S 或 R 的任何更改都不會(huì)影響輸出的狀態(tài)， Q 和 Q 觸發(fā)器。

當(dāng)使能輸入為高電平時(shí)，兩個(gè) AND 門(mén)變?yōu)橥该?，因此?duì)輸入 S 和 R的任何更改將像以前一樣改變輸出的狀態(tài)。然后我們可以看到邏輯電平“1”（高電平）或“0”（低電平）可以通過(guò)向時(shí)鐘使能輸入施加高電平來(lái)存儲(chǔ)在門(mén)控觸發(fā)器的輸出端，并且該輸出當(dāng)啟用輸入保持為低電平時(shí)，無(wú)論輸入條件如何，狀態(tài)都可以保留任何所需的時(shí)間段。

門(mén)控觸發(fā)器符號(hào)

由于門(mén)控SR觸發(fā)器是三輸入設(shè)備，邏輯符號(hào)顯示三個(gè)輸入： S ， R 和 EN 。 EN 輸入標(biāo)有一個(gè)小三角形，表示觸發(fā)器響應(yīng)邊沿或轉(zhuǎn)換輸入。

觸發(fā)器轉(zhuǎn)換為時(shí)鐘觸發(fā)器通過(guò)簡(jiǎn)單地將該使能輸入連接到定時(shí)信號(hào)來(lái)實(shí)現(xiàn)。輸出狀態(tài)的任何變化都將與時(shí)鐘 CLK 信號(hào)同步發(fā)生。注意，時(shí)鐘信號(hào)被定義為一系列連續(xù)脈沖，每個(gè)脈沖具有兩個(gè)獨(dú)立的狀態(tài)，即“ON”狀態(tài)和“OFF”狀態(tài)，其占空比代表其“ON”時(shí)間除以總的時(shí)間周期。脈沖，（“ON”時(shí)間+“OFF”時(shí)間）。幾乎所有數(shù)字時(shí)鐘信號(hào)都具有50％的占空比。

時(shí)鐘SR觸發(fā)器可以在時(shí)鐘信號(hào)的上升沿或下降沿或脈沖的下降沿改變狀態(tài)。因此，當(dāng)時(shí)鐘脈沖從一個(gè)電平變?yōu)榱硪粋€(gè)電平時(shí)，邊沿觸發(fā)的觸發(fā)器僅響應(yīng)或改變狀態(tài)。例如，HIGH到LOW或LOW到HIGH。

正邊沿觸發(fā)觸發(fā)器的輸出僅在時(shí)鐘脈沖的上升沿（0到1）改變狀態(tài)而不是應(yīng)對(duì)下降的負(fù)邊緣。同樣，負(fù)邊沿觸發(fā)的觸發(fā)器在時(shí)鐘脈沖的下降沿（1到0）改變狀態(tài)，并且不響應(yīng)上升的正沿。

門(mén)控SR觸發(fā)器預(yù)設(shè)和清除

我們可以進(jìn)一步采用這個(gè)門(mén)控SR觸發(fā)器電路來(lái)生成一個(gè)雙穩(wěn)態(tài)鎖存器，其中包含額外的輸入，稱(chēng)為預(yù)設(shè)和清除輸入可用于將觸發(fā)器設(shè)置為獨(dú)立于時(shí)鐘的初始狀態(tài)。我們可以覆蓋所有輸入并將輸出預(yù)設(shè)為已定義的狀態(tài)，而不是輸出 Q 和 Q 加載未定義的值。

<但是，為什么我們要這樣做呢？當(dāng)電源首次施加到觸發(fā)器電路時(shí)，輸出的初始邏輯狀態(tài)可以完全隨機(jī)，這取決于首先鎖存哪個(gè)邏輯門(mén)，然后我們不知道觸發(fā)器電路處于哪個(gè)開(kāi)關(guān)狀態(tài)。因此觸發(fā)器的初始狀態(tài)是不確定的，因?yàn)樗赡芴幱赟ET狀態(tài)，（ Q = 1 ）或者它可能處于RESET狀態(tài)，（ Q = 0 預(yù)設(shè)， PR 和清除， CLR 如圖所示。

具有預(yù)設(shè)和清除輸入的觸發(fā)器

>

當(dāng)CLEAR輸入為“0”且PRESET輸入為“1”時(shí)，這些附加輸入允許清除觸發(fā)器（ Q = 0 ） ”。同樣，只要PRESET輸入為“0”且CLEAR輸入為“1”，觸發(fā)器就可以預(yù)置為邏輯“1”狀態(tài)。在此示例中，如果PRESET和CLEAR輸入為高電平有效（ P = CLR = 1 ），則電路作為普通門(mén)控SR觸發(fā)器電路工作。很明顯，PRESET和CLEAR輸入不應(yīng)同時(shí)處于低電平有效（ P = C = 0 ），因?yàn)檫@會(huì)導(dǎo)致?tīng)顟B(tài)不確定。

此PRESET和CLEAR如果我們想要在準(zhǔn)備下一個(gè)序列的順序操作期間將觸發(fā)器置于已知的置位或復(fù)位狀態(tài)，那么選項(xiàng)也很方便。

將觸發(fā)器從一種類(lèi)型轉(zhuǎn)換為另一種類(lèi)型通過(guò)修改連接或使用額外的門(mén)很容易實(shí)現(xiàn)。正如我們所看到的，基本的SR觸發(fā)器有兩個(gè)輸入， S 和 R 來(lái)存儲(chǔ)單個(gè)位，但要做到這一點(diǎn)，我們必須同時(shí)激活這兩個(gè)輸入。此外，禁止輸入組合： S = R = 1 可能會(huì)意外發(fā)生，從而導(dǎo)致SR觸發(fā)器切換到未定義狀態(tài)。

消除對(duì)兩個(gè)獨(dú)立的輸入和無(wú)意切換到不確定狀態(tài)的可能性，通過(guò)在置位和復(fù)位輸入之間連接一個(gè)反相器（非門(mén)），我們可以將基本的RS觸發(fā)器轉(zhuǎn)換為D型觸發(fā)器。

（數(shù)據(jù)）D型觸發(fā)器

D型觸發(fā)器或數(shù)據(jù)鎖存器只有一個(gè)輸入，稱(chēng)為“D”，或數(shù)據(jù)輸入，加上時(shí)鐘輸入， CLK 以及通常的兩個(gè)輸出， Q 和 Q 。在延遲一個(gè)時(shí)鐘脈沖之后，D型觸發(fā)器在輸入和輸出之間傳輸其數(shù)字?jǐn)?shù)據(jù)，因此“D”部分也稱(chēng)為“延遲”輸入。

通過(guò)簡(jiǎn)單地連接 S 和 R 輸入之間的反相器，可以輕松地從SR觸發(fā)器構(gòu)建D型觸發(fā)器，從而連接到逆變器的輸入到 S 輸入，并且變頻器的輸出連接到 S 輸入，如圖所示。

D型觸發(fā)器

上面給出了將觸發(fā)器轉(zhuǎn)換為D型的兩種不同電路。頂部電路是傳統(tǒng)的門(mén)控D型配置，帶有額外的逆變器。底部電路以完全相同的方式工作，但沒(méi)有逆變器，節(jié)省了一個(gè)門(mén)。與所有觸發(fā)器配置一樣，D型觸發(fā)器可以使用 NAND 或 NOR 門(mén)實(shí)現(xiàn)，無(wú)論是否有額外的預(yù)設(shè)和清除。

在輸入之間使用逆變器可確保 S 和 R 輸入始終是彼此的補(bǔ)充，從而消除了以下不確定條件： S = R = 1 。因此，D型觸發(fā)器也稱(chēng)為“透明鎖存器”，因?yàn)楫?dāng)時(shí)鐘輸入為高電平時(shí)輸出 Q 跟隨 D 輸入， CLK = 1 將輸入端的二進(jìn)制信息直接傳送到輸出端，就像觸發(fā)器不存在一樣，使其透明。

JK觸發(fā)器

JK觸發(fā)器在許多方面與之前的SR觸發(fā)器非常相似，可能是所有觸發(fā)器設(shè)計(jì)中使用最多的。術(shù)語(yǔ)“J”和“K”并不真正意味著或涉及任何特殊描述，而是最初在觸發(fā)器初始開(kāi)發(fā)時(shí)使用的，因?yàn)檫@兩個(gè)字母不用作任何其他數(shù)字設(shè)備的一部分。對(duì)于JK觸發(fā)器，“J”相當(dāng)于Set，“K”相當(dāng)于Reset。

我們之前看到SR觸發(fā)器有兩個(gè)或者可能有三個(gè)有意義的輸入組合不允許 S = R = 1 組合的輸入序列，但可以輕松修改它以實(shí)現(xiàn)不同的切換功能。然后JK觸發(fā)器通常被認(rèn)為是通用器件。

JK觸發(fā)器有兩個(gè)輸入“J”和“K”，因此所有四種可能的輸入配置：無(wú)變化，設(shè)置，重置和切換有效。 “J”輸入的作用類(lèi)似于“S”，“K”輸入的作用類(lèi)似于“R”，當(dāng)其中一個(gè)輸入為高電平時(shí)，它會(huì)改變狀態(tài)。然而，JK觸發(fā)器的優(yōu)點(diǎn)在于，當(dāng)“J”和“K”都為邏輯“1”時(shí)為高電平時(shí)，觸發(fā)器會(huì)切換，即從“0”變?yōu)椤?”或從“1”變?yōu)椤?”。 “到”0“產(chǎn)生自己的補(bǔ)充狀態(tài)。

JK觸發(fā)器電路

將觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器是通過(guò)額外的3輸入將 Q 和 Q 輸出與 S 和 R 輸入交叉連接AND 門(mén)如圖所示。

如果 J 和 K 輸入都為HIGH，邏輯“1”則為 Q只要時(shí)鐘輸入（ CLK ）為HIGH，輸出就會(huì)改變狀態(tài)（Toggle）。因此，輸出將是不穩(wěn)定的，從而產(chǎn)生這種基本JK電路的競(jìng)爭(zhēng)問(wèn)題。通過(guò)確保時(shí)鐘輸入僅在非常短的時(shí)間內(nèi)處于邏輯“1”，或者產(chǎn)生稱(chēng)為主從觸發(fā)器的更復(fù)雜的JK觸發(fā)器電路，可以避免這個(gè)問(wèn)題。

主從觸發(fā)器

將觸發(fā)器轉(zhuǎn)換為“主從”配置涉及添加第二雙穩(wěn)態(tài)電路。主從配置由兩個(gè)級(jí)聯(lián)連接的SR鎖存器組成。一個(gè)雙穩(wěn)態(tài)觸發(fā)器作為主器件接收外部輸入，而另一個(gè)作為其從器件，直接從主觸發(fā)器獲取其輸入，如圖所示。

基本主從配置

當(dāng)時(shí)鐘 CLK 脈沖變?yōu)楦唠娖綍r(shí)， S 和 R 輸入正常通過(guò)主觸發(fā)器 FF A 傳輸。然而，相鄰的從觸發(fā)器 FF B 保持隔離，因?yàn)槠鋾r(shí)鐘輸入， CLK 為低電平，邏輯“0”由于反轉(zhuǎn)通過(guò)反相器。

現(xiàn)在當(dāng)初始時(shí)鐘脈沖返回LOW為“0”時(shí)，主機(jī)被禁用并阻止外部數(shù)據(jù)輸入傳遞信息到其輸出，而從機(jī)觸發(fā)器現(xiàn)在變?yōu)閱⒂脿顟B(tài)并因此將鎖存的信息傳遞到 Q 和 Q 的輸出。然后輸入到從觸發(fā)器的時(shí)鐘是主觸發(fā)器的時(shí)鐘輸入的補(bǔ)充。

主從觸發(fā)器被稱(chēng)為電平觸發(fā)或脈沖觸發(fā)雙穩(wěn)態(tài)，因?yàn)樵谳斎霑r(shí)鐘脈沖處于高電平的整個(gè)時(shí)間內(nèi)讀取輸入數(shù)據(jù)。此外，主從觸發(fā)器不僅限于SR主從。還有JK主從和D型主從觸發(fā)器。在幾乎所有的觸發(fā)器中，從觸發(fā)器都是標(biāo)準(zhǔn)的SR觸發(fā)器，而觸發(fā)器的類(lèi)型則來(lái)自主器件，它將是SR，JK或D型配置。

（Toggle）T型觸發(fā)器

T型（切換）觸發(fā)器是單輸入雙穩(wěn)態(tài)，其操作類(lèi)似于上面的D型。我們?cè)谏厦婵吹搅薐K觸發(fā)器配置，如果 J = K = 1 ，它的輸出將在下一個(gè)時(shí)鐘周期的應(yīng)用中切換。然后將觸發(fā)器轉(zhuǎn)換為T(mén)oggle類(lèi)型只是將輸入連接為HIGH的問(wèn)題。

T型觸發(fā)器在商業(yè)上不可用，但可以用JK觸發(fā)器構(gòu)建（或者，通過(guò)將 J 輸入與 K 輸入連接，并將兩者都連接到邏輯電平“1”，或者D型觸發(fā)器。當(dāng) J 且 K 為高電平時(shí)，觸發(fā)器每次在其時(shí)鐘輸入觸發(fā)時(shí)都會(huì)改變狀態(tài)。此時(shí)鐘輸入現(xiàn)在稱(chēng)為“切換輸入”，如果輸出變?yōu)椤?”則為“1”，如果為“1”則輸出為“0”，即切換為“0”。

切換T型觸發(fā)器

當(dāng)應(yīng)用時(shí)鐘輸入時(shí)，切換觸發(fā)器改變狀態(tài)， T = 1 并在 T = 0 時(shí)保持不變。然后從“0”到“1”的轉(zhuǎn)換將導(dǎo)致輸出切換，為觸發(fā)器命名。撥動(dòng)T型觸發(fā)器是許多數(shù)字電路的基本構(gòu)建模塊，包括分頻器和數(shù)字計(jì)數(shù)器。

Toggle T型觸發(fā)器可以用兩種簡(jiǎn)單的方式從JK觸發(fā)器構(gòu)造。首先， J 和 K 輸入可以連接在一起，如圖所示，時(shí)鐘輸入變?yōu)榍袚Q，如圖所示。第二種方法是將 J 和 K 輸入連接在一起，以提供切換輸入，時(shí)鐘輸入保持不變。當(dāng) T 和 CLK =或等于“1”時(shí)，輸出切換。當(dāng) T 或 CLK 為低電平時(shí)，輸出保持不變。

數(shù)據(jù)D型觸發(fā)器可以像JK觸發(fā)器一樣轉(zhuǎn)換通過(guò)將 Q 輸出直接連接到D輸入，并將切換信號(hào) T 作為時(shí)鐘輸入，如上所示，作為觸發(fā)器執(zhí)行。將 Q 連接到輸入會(huì)產(chǎn)生負(fù)反饋。

由于來(lái)自切換觸發(fā)器的輸出在每次應(yīng)用時(shí)鐘信號(hào)時(shí)改變狀態(tài)，因此其輸出頻率為 - 輸入信號(hào)頻率的一半，從而充當(dāng)分頻器。如果更多的觸發(fā)觸發(fā)器級(jí)聯(lián)在一起形成一個(gè)鏈，因?yàn)榈谝粋€(gè)觸發(fā)器的輸出充當(dāng)級(jí)聯(lián)排列中第二個(gè)T觸發(fā)器的時(shí)鐘，第二個(gè)觸發(fā)器充當(dāng)時(shí)鐘輸入對(duì)于第三個(gè)T觸發(fā)器等，沿鏈創(chuàng)建一個(gè)分頻。

觸發(fā)器和鎖存器是順序邏輯電路最基本的構(gòu)建模塊。因此，許多IC制造商生產(chǎn)各種不同的觸發(fā)器芯片，使用下面列出的TTL和CMOS技術(shù)。

流行的觸發(fā)器IC類(lèi)型

觸發(fā)器轉(zhuǎn)換摘要

我們?cè)诒窘坛讨幸呀?jīng)看到雙穩(wěn)態(tài)設(shè)備是存在兩個(gè)明確定義的狀態(tài)的設(shè)備，并且設(shè)備可以隨時(shí)采用任一穩(wěn)定狀態(tài)。觸發(fā)器從一種類(lèi)型到另一種類(lèi)型的轉(zhuǎn)換可以非常容易地完成，因?yàn)橹恍枰晕⑿薷木涂梢詫⒁环N類(lèi)型轉(zhuǎn)換成另一種類(lèi)型?？梢允褂脦Х答伒倪壿嬮T(mén)電路構(gòu)建觸發(fā)器。

我們還看到觸發(fā)器可以有一個(gè)，兩個(gè)或三個(gè)輸入，其中一個(gè)輸入連接到時(shí)鐘信號(hào)。所有觸發(fā)器都有兩種輸出狀態(tài)： Q = 1 和 Q = 0 ，它們響應(yīng)時(shí)鐘的應(yīng)用而變化。對(duì)于SR鎖存器， S = 1 設(shè)置 Qto1 ， R = 1 重置 Qto0 。

JK觸發(fā)器被歸類(lèi)為通用觸發(fā)器，其設(shè)計(jì)與SR觸發(fā)器類(lèi)似，當(dāng) J = 1 時(shí)，它設(shè)置 Qto1 ，當(dāng) K = 1 時(shí)，它會(huì)重置 Qto0 。條件 J = K = 1 導(dǎo)致 Q 切換。

上面討論的所有觸發(fā)器都可以有額外的異步CLEAR和PRESET輸入，使 Q 被清除為“0”或預(yù)設(shè)為“1”，與時(shí)鐘信號(hào)無(wú)關(guān)。 / p>

D型雙穩(wěn)態(tài)可以通過(guò)在 J 和 K 輸入之間增加一個(gè)逆變器來(lái)構(gòu)建JK觸發(fā)器。 D型觸發(fā)器廣泛用于數(shù)字系統(tǒng)以傳輸數(shù)據(jù)，據(jù)說(shuō)是透明的，因?yàn)檩斎胫械娜魏螜C(jī)會(huì)都會(huì)被立即接受，輸出也會(huì)相應(yīng)改變。

T或切換翻轉(zhuǎn) - 當(dāng) T = 1 時(shí)，翻轉(zhuǎn)會(huì)改變應(yīng)用時(shí)鐘脈沖的狀態(tài)，否則 Q 不會(huì)改變。觸發(fā)器觸發(fā)器通常用于分頻或設(shè)計(jì)二進(jìn)制計(jì)數(shù)器，因?yàn)槎M(jìn)制計(jì)數(shù)器需要互補(bǔ)。切換觸發(fā)器不是商用的，但可以通過(guò)將JK觸發(fā)器的 J 和 K 輸入連接在一起來(lái)實(shí)現(xiàn)。

通過(guò)重新配置輸入或通過(guò)添加額外的邏輯門(mén)，通?？梢詫⒂|發(fā)器從一種類(lèi)型轉(zhuǎn)換為另一種類(lèi)型，我們已經(jīng)看到SR觸發(fā)器可以轉(zhuǎn)換為JK觸發(fā)器本身可以轉(zhuǎn)換為數(shù)據(jù)鎖存器，JK觸發(fā)器和D型都可以轉(zhuǎn)換為T(mén)型觸發(fā)器。