0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

56G 收發(fā)器 的實(shí)際效果展示

Xilinx賽靈思官微 ? 來(lái)源:djl ? 作者:賽靈思 ? 2019-08-01 14:16 ? 次閱讀

我們將向您展示業(yè)界首款可編程器件上運(yùn)行的56G 收發(fā)器的實(shí)際效果。PAM4 信令協(xié)議,這一前瞻性的技術(shù)通過(guò)在不增加每比特功耗和成本的前提下,擴(kuò)展 50G、100G、400G 以及端口密度等方式驅(qū)動(dòng)下一波的以太網(wǎng)發(fā)展。

業(yè)界領(lǐng)先的收發(fā)器技術(shù)

為幫助推進(jìn)新一輪以太網(wǎng)部署,Xilinx 已經(jīng)開(kāi)發(fā)出基于 FinFET+ 的可編程器件運(yùn)行 56Gb/s 收發(fā)器。全新架構(gòu):

以 50G+ 線路速率突破數(shù)據(jù)傳輸?shù)奈锢順O限

采用新一代均衡技術(shù),最大程度減少通道損耗

支持芯片間、模塊、直接附加線纜以及背板通信

PAM4 調(diào)制是前進(jìn)的道路

PAM4(或 4 級(jí)脈沖幅度調(diào)制)被公認(rèn)為是實(shí)現(xiàn)新一代線路速率的最高可擴(kuò)展性多級(jí)信號(hào)協(xié)議,而且 Xilinx 正在通過(guò)光學(xué)互聯(lián)網(wǎng)論壇 (OIF) 及電氣電子工程師協(xié)會(huì) (IEEE) 幫助推動(dòng) 56G PAM4 標(biāo)準(zhǔn)化工作的發(fā)展。

為實(shí)現(xiàn)新一代以太網(wǎng)鋪平了道路

云計(jì)算、工業(yè)物聯(lián)網(wǎng)以及軟件定義網(wǎng)絡(luò)應(yīng)用等都將繼續(xù)加速和推動(dòng)對(duì)無(wú)限帶寬需求的發(fā)展。最新收發(fā)器架構(gòu)將幫助各大廠商:

在現(xiàn)有基礎(chǔ)架構(gòu)上讓帶寬翻番

擴(kuò)展 50G、100G、400G 端口以及太比特接口

評(píng)估用于開(kāi)發(fā)其自己新一代解決方案的技術(shù)

新一代標(biāo)準(zhǔn)化線路速率是滿足這些不斷提高的帶寬需求的關(guān)鍵。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 收發(fā)器
    +關(guān)注

    關(guān)注

    10

    文章

    3376

    瀏覽量

    105803
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    40

    文章

    5348

    瀏覽量

    170846
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    131130
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    56G高速背板PCB設(shè)計(jì)案例

    其它信號(hào)的安全距離;  4. 單板信號(hào)速率高達(dá)56G,考慮TX穿RX連接焊盤(pán)殘留孔銅的串?dāng)_;    5.因?yàn)楦咚龠B接正反兩面都有,考慮連接PIN的STUB長(zhǎng)度和背鉆,設(shè)計(jì)層疊時(shí)把
    發(fā)表于 07-16 14:46

    展望未來(lái)英特爾FPGA設(shè)計(jì),介紹新型224G PAM4收發(fā)器

    和 Altera(已被英特爾收購(gòu))一直在努力壓過(guò)對(duì)手一頭,將收發(fā)器速率從 26G / 28G,一路推升到了 56G / 58G 。2018
    發(fā)表于 09-02 18:55

    Xilinx演示 56G PAM4 收發(fā)器技術(shù)迎接下一代以太網(wǎng)部署

    2016年3月14日,中國(guó)北京——全可技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 今天宣布運(yùn)用四級(jí)脈沖幅度調(diào)制 (PAM4) 傳輸機(jī)制并采用 56G 收發(fā)器技術(shù)開(kāi)發(fā)了一款16nm FinFET+ 可編程器件。
    發(fā)表于 03-16 10:25 ?1799次閱讀

    Xilinx演示56G PAM4收發(fā)器技術(shù)迎接下一代以太網(wǎng)部署

    定位于下一代高密度 400G 和 Tb 接口;支持下一波以太網(wǎng)部署 賽靈思公司今天宣布運(yùn)用四級(jí)脈沖幅度調(diào)制 (PAM4) 傳輸機(jī)制并采用 56G 收發(fā)器技術(shù)開(kāi)發(fā)了一款16nm FinFET+ 可編程
    發(fā)表于 02-08 17:19 ?508次閱讀

    可編程器件上運(yùn)行的56G PAM4收發(fā)器技術(shù)演示

    在這段視頻中,我們將向您展示業(yè)界首款可編程器件上運(yùn)行的56G收發(fā)器。
    的頭像 發(fā)表于 11-27 06:34 ?3834次閱讀

    56G光模塊的特征是什么,它又有哪些應(yīng)用

    在業(yè)務(wù)流量快速增長(zhǎng)的大數(shù)據(jù)時(shí)代,技術(shù)的發(fā)展越來(lái)越多元化,高速穩(wěn)定互聯(lián)、高性能低功耗是用戶所喜愛(ài)的,56G QSFP+ SR4光模塊是一款雙工收發(fā)器模塊便擁有這樣的特性,下面易天光通信為您詳細(xì)介紹下
    的頭像 發(fā)表于 07-21 14:27 ?6200次閱讀
    <b class='flag-5'>56G</b>光模塊的特征是什么,它又有哪些應(yīng)用

    56G QSFP+ AOC有源光纜的特征及應(yīng)用領(lǐng)域

    內(nèi)置850nm VCSEL激光,PIN陣列,集成驅(qū)動(dòng)和接收芯片。支持包括InfiniBand FDR, 56G以太網(wǎng),16
    的頭像 發(fā)表于 02-25 11:18 ?1684次閱讀

    光纖收發(fā)器效果原理

    光纖收發(fā)器作為信號(hào)改換傳輸設(shè)備,將前端的以太網(wǎng)信號(hào),經(jīng)過(guò)光纖收發(fā)器的發(fā)射端將以太網(wǎng)的電信號(hào)改換成光信號(hào)進(jìn)行遠(yuǎn)間隔傳輸,光纖收發(fā)器的接納端將光信號(hào)還有成電信號(hào)。
    的頭像 發(fā)表于 09-19 09:50 ?4126次閱讀

    56G QSFP+DAC無(wú)源高速線纜的詳細(xì)介紹

    高速線纜DAC是支持高速數(shù)據(jù)傳輸?shù)墓潭ńM件,其使用小型連接模塊作為電纜一端上的光收發(fā)器。憑借成本優(yōu)勢(shì)和節(jié)能優(yōu)勢(shì),廣泛應(yīng)用于短距離應(yīng)用的數(shù)據(jù)中心。高速線纜DAC分有不同的封裝和速率:10G SFP+
    的頭像 發(fā)表于 04-25 15:35 ?2235次閱讀

    56G QSFP+AOC有源光纜的基礎(chǔ)知識(shí)

    SFP+ AOC、25G SFP28 AOC、40G/56G QSFP+ AOC、100G QSFP28 AOC、200G QSFP-DD
    的頭像 發(fā)表于 04-27 11:28 ?1655次閱讀

    R8C/56E 組, R8C/56F 組, R8C/56G 組, R8C/56H 組 數(shù)據(jù)表

    R8C/56E 組, R8C/56F 組, R8C/56G 組, R8C/56H 組 數(shù)據(jù)表
    發(fā)表于 04-04 19:28 ?0次下載
    R8C/<b class='flag-5'>56</b>E 組, R8C/<b class='flag-5'>56</b>F 組, R8C/<b class='flag-5'>56G</b> 組, R8C/<b class='flag-5'>56</b>H 組 數(shù)據(jù)表

    R8C/56E 組, 56F 組,56G 組, 56H 組 用戶手冊(cè)

    R8C/56E 組, 56F 組,56G 組, 56H 組 用戶手冊(cè)
    發(fā)表于 05-15 20:28 ?0次下載
    R8C/<b class='flag-5'>56</b>E 組, <b class='flag-5'>56</b>F 組,<b class='flag-5'>56G</b> 組, <b class='flag-5'>56</b>H 組 用戶手冊(cè)

    R8C/56E 組, 56F 組,56G 組, 56H 組 用戶手冊(cè)

    R8C/56E 組, 56F 組,56G 組, 56H 組 用戶手冊(cè)
    發(fā)表于 07-12 19:20 ?0次下載
    R8C/<b class='flag-5'>56</b>E 組, <b class='flag-5'>56</b>F 組,<b class='flag-5'>56G</b> 組, <b class='flag-5'>56</b>H 組 用戶手冊(cè)

    serdes串行發(fā)送和接收是怎么實(shí)現(xiàn)的?serdes就是用56G的ADC和DAC嗎?

    對(duì)于圖1所示TX/RX模擬部分的實(shí)現(xiàn)方式,大家是不是一直有這樣的疑問(wèn): Serdes在將并行data通過(guò)DAC串行發(fā)出去的時(shí)候,或者在接收端通過(guò)ADC進(jìn)行串行data采樣的時(shí)候,是怎么實(shí)現(xiàn)的?比如56G的serdes就是用56G的ADC和DAC嗎?
    的頭像 發(fā)表于 09-08 15:59 ?1856次閱讀
    serdes串行發(fā)送和接收是怎么實(shí)現(xiàn)的?serdes就是用<b class='flag-5'>56G</b>的ADC和DAC嗎?

    了解高速56G PAM-4串行鏈路的時(shí)鐘需求

    電子發(fā)燒友網(wǎng)站提供《了解高速56G PAM-4串行鏈路的時(shí)鐘需求.pdf》資料免費(fèi)下載
    發(fā)表于 09-23 11:36 ?0次下載
    了解高速<b class='flag-5'>56G</b> PAM-4串行鏈路的時(shí)鐘需求