從C/C++到RTL,提速100倍的形式化驗(yàn)證加快AI算法到芯片的迭代

VC Formal數(shù)據(jù)通路驗(yàn)證應(yīng)用基于形式化方法學(xué)，在C/C++算法和RTL設(shè)計(jì)實(shí)現(xiàn)之間的一致性檢查方面比傳統(tǒng)技術(shù)提高了100多倍。

采用芯片業(yè)界公認(rèn)的的HECTOR先進(jìn)技術(shù)，并且集成了以Verdi界面為基礎(chǔ)的VC Formal的多樣化調(diào)試功能。

新思科技近日推出了數(shù)據(jù)通路驗(yàn)證(DPV)應(yīng)用，這是其VC Formal?解決方案的一部分。數(shù)據(jù)通路驗(yàn)證應(yīng)用采用芯片業(yè)界公認(rèn)的HECTOR?先進(jìn)技術(shù)，在設(shè)計(jì)和驗(yàn)證周期內(nèi)為廣大的數(shù)據(jù)通路密集型設(shè)計(jì)用戶提供完備的形式化驗(yàn)證收斂。該應(yīng)用基于形式化方法學(xué)，其在C/C++算法和RTL設(shè)計(jì)實(shí)現(xiàn)之間的一致性檢查上比傳統(tǒng)的復(fù)雜芯片系統(tǒng)(SoC)設(shè)計(jì)技術(shù)快100多倍，并且支持遍歷式驗(yàn)證確保設(shè)計(jì)的正確性。

“我們的使命是為移動(dòng)芯片應(yīng)用開發(fā)高質(zhì)量的CPU、GPU和系統(tǒng)IP，這就要求在非常緊的時(shí)間內(nèi)實(shí)現(xiàn)具有高度競爭力的功能、卓越的整體性能和極低的功耗。C/C++算法與具體RTL設(shè)計(jì)實(shí)現(xiàn)的一致性形式化方法學(xué)為我們以數(shù)據(jù)通路為主的設(shè)計(jì)提供完備的驗(yàn)證，以便在幾分鐘內(nèi)有效地發(fā)現(xiàn)很多極端應(yīng)用場景下觸發(fā)的設(shè)計(jì)錯(cuò)誤，而使用其他傳統(tǒng)仿真技術(shù)是不可能做到的。VC Formal的HECTOR技術(shù)提供同類最佳的表現(xiàn)和結(jié)果質(zhì)量，能夠成功減少傳統(tǒng)仿真工作量，并幫助在設(shè)計(jì)中捕獲30多個(gè)RTL錯(cuò)誤?！?/span>——Xiushan Feng

”人工智能(AI)、圖形和處理器設(shè)計(jì)涉及復(fù)雜的算法功能模塊，其數(shù)據(jù)通路量很大，需要用C/C++等高級語言對它們的行為進(jìn)行建模。這些設(shè)計(jì)所實(shí)現(xiàn)的RTL因此需要與其對應(yīng)的C/C++模型進(jìn)行功能等價(jià)性驗(yàn)證。VC Formal與Verdi?自動(dòng)調(diào)試系統(tǒng)的內(nèi)在集成使設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)能夠輕松地使用形式化驗(yàn)證技術(shù)和自動(dòng)對形式化結(jié)果根源分析功能。此外，VCS在VC Formal中的內(nèi)在集成便于將形式化分析融入到現(xiàn)有的驗(yàn)證環(huán)境中。

數(shù)據(jù)通路驗(yàn)證應(yīng)用加入了不斷增長的VC Formal應(yīng)用組合中，其還包括屬性驗(yàn)證(FPV)、時(shí)序電路等價(jià)驗(yàn)證(SEQ)、寄存器驗(yàn)證(FRV)、形式化覆蓋分析器(FCA)、連接性檢查(CC)、X-Propogation檢查(FXP)、形式化Testbench分析器(FTA)、屬性自動(dòng)提取(AEP)和回歸模式加速器(RMA)。

“越來越多的數(shù)據(jù)通路密集型設(shè)計(jì)需要專門的數(shù)據(jù)通路驗(yàn)證技術(shù)來實(shí)現(xiàn)更快的驗(yàn)證收斂。我們長期以來一直與業(yè)界領(lǐng)頭羊合作，為先進(jìn)的芯片提供全面的驗(yàn)證解決方案。我們在數(shù)據(jù)通路驗(yàn)證技術(shù)上的投資能夠更快地幫助用戶完成算法驗(yàn)證，并加快其芯片產(chǎn)品上市時(shí)間。”——Ajay Singh