搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復(fù)
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學(xué)習在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA學(xué)習交流

      文章：120 被閱讀：137.7w 粉絲數(shù)：427 關(guān)注數(shù)：1 點贊數(shù)：165

      本專欄專注于FPGA的學(xué)習交流，更新關(guān)于FPGA學(xué)習的相關(guān)知識點以及相關(guān)學(xué)習資料。

      廣告

      簡談FPGA的設(shè)計規(guī)范

             大家好，又到了每日學(xué)習的時間了，有一段時間沒有正經(jīng)更新了
      的頭像 FPGA學(xué)習交流 發(fā)表于 11-14 13:54 ?6022次閱讀

      簡談FIR數(shù)字信號濾波器

      數(shù)字濾波器在信號處理領(lǐng)域中，對于信號處理的實時性、快速性的要求越來越高。而在許多信息處理過程中，如對信號的過濾
      的頭像 FPGA學(xué)習交流 發(fā)表于 11-01 17:35 ?4445次閱讀
      簡談FIR數(shù)字信號濾波器

      簡談卷積

      大家好，之前有文章說到信號處理，說到卷積，那今天咱們來聊一聊卷積。關(guān)于卷積，之前在大學(xué)時候?qū)W信號與系統(tǒng)的時候就
      的頭像 FPGA學(xué)習交流 發(fā)表于 11-01 17:35 ?4490次閱讀

      FPGA在人工智能時代的獨特優(yōu)勢

      ? ? ? 今天分享一篇給大家，為了防止斷更，后續(xù)會分享更多的比較好的文章，文章出自哪里，本人都會標....
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-23 20:23 ?3137次閱讀
      FPGA在人工智能時代的獨特優(yōu)勢

      Xilinx RapidIO核詳解

             大家好，最近比較忙好久沒有更新了，今天分享一篇給大家，為
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-15 17:29 ?4495次閱讀

      簡談基于FPGA的千兆以太網(wǎng)

      大家好，又到了學(xué)習時間了，學(xué)習使人快樂。今天我們來簡單的聊一聊以太網(wǎng)，以太網(wǎng)在FPGA學(xué)習中屬于比較....
      的頭像 FPGA學(xué)習交流 發(fā)表于 08-05 10:28 ?12968次閱讀
      簡談基于FPGA的千兆以太網(wǎng)

      簡談PCIe的軟件配置方式

      大家好，又到了每日學(xué)習的時間了，今天我們來聊一聊PCIe的軟件配置方式。 關(guān)于PCIe的軟件配置和初....
      的頭像 FPGA學(xué)習交流 發(fā)表于 07-29 09:26 ?7696次閱讀
      簡談PCIe的軟件配置方式

      硬件設(shè)計中教你如何正確的約束時鐘

      現(xiàn)在的硬件設(shè)計中，大量的時鐘之間彼此相互連接是很典型的現(xiàn)象。為了保證Vivado優(yōu)化到關(guān)鍵路徑，我們必須要理解
      的頭像 FPGA學(xué)習交流 發(fā)表于 07-15 15:35 ?6422次閱讀

      FPGA之Verilog HDL 的四大怪（李凡老師授課摘錄）

      參考鏈接：http://www.fpgaw.com/thread-112099-1-1.html跟李凡老師學(xué)F
      的頭像 FPGA學(xué)習交流 發(fā)表于 07-15 15:35 ?4440次閱讀

      跟李凡老師學(xué)FPGA擴頻通信D01：串行通信基礎(chǔ)（課堂筆記）

      跟李凡老師學(xué)FPGA擴頻通信D01：串行通信基礎(chǔ)（課堂筆記）用笨筆頭整理課堂筆記，用以備忘，溫故而知新。整理文
      的頭像 FPGA學(xué)習交流 發(fā)表于 07-15 15:35 ?4445次閱讀
      跟李凡老師學(xué)FPGA擴頻通信D01：串行通信基礎(chǔ)（課堂筆記）

      簡談 SDRAM的工作原理

      SDRAM:Synchronous Dynamic Random Access Memory，同步動態(tài)隨機存儲
      的頭像 FPGA學(xué)習交流 發(fā)表于 07-15 15:35 ?3965次閱讀

      二進制轉(zhuǎn)BCD碼需要幾步？——漫談大四加三算法的Verilog實現(xiàn)

      Hi，大家好！我是至芯科技的李老師。今天講課的題目比較有意思，它是一個小問題：把二進制變成BCD碼需要幾步？請
      的頭像 FPGA學(xué)習交流 發(fā)表于 04-26 18:29 ?15941次閱讀
      二進制轉(zhuǎn)BCD碼需要幾步？——漫談大四加三算法的Verilog實現(xiàn)

      新手小白、初級入門都可以入手的FPGA開發(fā)板

      新手小白初級入門都可以入手的FPGA開發(fā)板，至芯科技ZX-2開發(fā)板 FPGA主芯片： ALTERA ....
      的頭像 FPGA學(xué)習交流 發(fā)表于 01-04 13:43 ?26422次閱讀

      python基礎(chǔ)：如何注釋代碼塊

      ? ? ? 大家好，又到了每日學(xué)習的時間了，最近博主在和python打交道，今天我們來聊一聊python一些基
      的頭像 FPGA學(xué)習交流 發(fā)表于 12-26 22:03 ?5512次閱讀
      python基礎(chǔ)：如何注釋代碼塊

      FPGA學(xué)習算法系列：彩色轉(zhuǎn)灰度

      大家好，又到了每日學(xué)習的時間了，今天我們來聊一聊FPGA學(xué)習中可以遇到的一些算法，今天就聊一聊彩色轉(zhuǎn)....
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-26 10:48 ?5481次閱讀

      FPGA學(xué)習：使用matlab和ISE 創(chuàng)建并仿真ROM IP核

      大家好，又到了每日學(xué)習的時間了，今天我們來聊一聊使用matlab和ISE 創(chuàng)建并仿真ROM IP核。本人想使用
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-25 20:20 ?3776次閱讀
      FPGA學(xué)習：使用matlab和ISE 創(chuàng)建并仿真ROM IP核

      FPGA Verilog實現(xiàn)基本的圖像濾波處理仿真

      1、用matlab代碼，準備好把圖片轉(zhuǎn)化成Vivado Simulator識別的格式，即每行一個數(shù)據(jù)：img
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-19 13:39 ?5417次閱讀

      FPGA 實現(xiàn) 高斯濾波

      1、高斯濾波器的實現(xiàn)方式方法1：與高斯核直接進行卷積實現(xiàn)，這樣使用的資源和乘法器 加法器都會很多。例如3*3窗
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-19 13:39 ?4278次閱讀
      FPGA 實現(xiàn) 高斯濾波

      FPGA verilog實現(xiàn)中值濾波

      一、實現(xiàn)步驟:1.查看了中值濾波實現(xiàn)相關(guān)的網(wǎng)站和paper；2.按照某篇paper的設(shè)計思想進行編程實現(xiàn)；3.
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-12 14:58 ?5730次閱讀
      FPGA verilog實現(xiàn)中值濾波

      MATLAB 2013a 的 license 過期 的解決辦法

      兩種解決辦法：自己親測可以使用第一種辦法：修改系統(tǒng)的時間到你的license未過期的時候，你就依然可以使用MA
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-09 15:22 ?6131次閱讀

      簡談 SDRAM的工作原理

      SDRAM:Synchronous Dynamic Random Access Memory，同步動態(tài)隨機存儲
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-09 15:22 ?4942次閱讀

      fpga 有符號數(shù)、無符號數(shù)

      ?在設(shè)計中，所有的算數(shù)運算符都是按照無符號數(shù)進行的。如果要完成有符號數(shù)計算，對于加、減操作通過補碼處理即可用無
      的頭像 FPGA學(xué)習交流 發(fā)表于 10-09 15:22 ?6027次閱讀
      fpga 有符號數(shù)、無符號數(shù)

      always block內(nèi)省略else所代表的電路 (SOC) (Verilog)

      Abstract在Verilog中，always block可以用來代表Flip-Flop, Combinat
      的頭像 FPGA學(xué)習交流 發(fā)表于 09-28 11:16 ?4650次閱讀
      always block內(nèi)省略else所代表的電路 (SOC) (Verilog)

      FPGA學(xué)習系列：38. 電子琴的設(shè)計

      設(shè)計背景：FPGA的學(xué)習也算是是一種日積月累才能有成就的過程，前面我們學(xué)習了各個模塊，各個芯片的配置等等，之后
      的頭像 FPGA學(xué)習交流 發(fā)表于 09-26 12:51 ?6792次閱讀

      FPGA Verilog中計數(shù)器的2中寫法對比

      功能是，計數(shù)記到24，清零，重新計數(shù)….第一種寫法：module ? count_debug ? ? ? ?(
      的頭像 FPGA學(xué)習交流 發(fā)表于 09-26 12:51 ?5717次閱讀

      FPGA學(xué)習系列：內(nèi)存128M的flash芯片設(shè)計

      設(shè)計背景： FLASH閃存閃存的英文名稱是Flash Memory，一般簡稱為Flash，它屬于內(nèi)存....
      的頭像 FPGA學(xué)習交流 發(fā)表于 09-14 11:49 ?13438次閱讀
      FPGA學(xué)習系列：內(nèi)存128M的flash芯片設(shè)計

      FPGA學(xué)習系列：37. USB2.0的設(shè)計

      設(shè)計背景：USB(Universal Serial Bus2.0，通用串行總線)是一種應(yīng)用在計算機領(lǐng)域的新型接
      的頭像 FPGA學(xué)習交流 發(fā)表于 09-13 12:07 ?4707次閱讀
      FPGA學(xué)習系列：37. USB2.0的設(shè)計

      FPGA學(xué)習系列：36.實時時鐘的設(shè)計

      設(shè)計背景：????DS1302 是美國DALLAS公司推出的一種高性能、低功耗、帶RAM的實時時鐘電路，它可以
      的頭像 FPGA學(xué)習交流 發(fā)表于 09-10 17:12 ?6429次閱讀
      FPGA學(xué)習系列：36.實時時鐘的設(shè)計

      FPGA學(xué)習系列：35. 紅外線遙控系統(tǒng)的設(shè)計

      設(shè)計背景：紅外線(Infrared)是波長介乎微波與可見光之間的電磁波，波長在760納米(nm)至1毫米(mm
      的頭像 FPGA學(xué)習交流 發(fā)表于 09-07 11:59 ?4054次閱讀

      FPGA學(xué)習系列：32. 二進制轉(zhuǎn)十進制的設(shè)計

      設(shè)計背景：二進制轉(zhuǎn)十進制在設(shè)計應(yīng)用中十分的廣泛。尤其在AD轉(zhuǎn)化中是必須所用到的一個小知識點，學(xué)習二進制轉(zhuǎn)十進制
      的頭像 FPGA學(xué)習交流 發(fā)表于 08-28 16:16 ?6884次閱讀